• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2001.05a
• /
• pp.218-222
• /
• 2001

본 논문에서는 B-WLL 상향링크 수신기용 심볼 및 위상 동기 회로를 설계하였다. B-WLL 상향링크는 버스트 전송 방식이고, 변조 방식은 QPSK를 사용한다. 본 연구에서는 심볼율을 2.5 Msymbol/sec로 가정하였고, 디지털 Up/Down Converter를 이용한 IF 대역은 20 [MH]를 사용하였다. 수신필터는 25 탭, 7 비트 계수를 가지는 FIR 필터로 설계하였다. 심볼 타이밍 복구 회로는 Gardner 알고리즘을 이용하여 설계하였으며, 반송파 복구는 결정 지향 알고리즘을 이용하여 설계하였다. 설계된 알고리즘은 VHDL로 코딩되어 FPGA에 구현되었다. 실험에 사용된 FPGA는 ALTERA사의 APEX20KE 시리즈의 60만 게이트 FPGA이다. 구현된 복조기의 성능을 평가하기 위하여 모의실험 결과와 구현 결과를 비교하여 제시하였다. 그 결과로 주파수 오프셋과 위상 오프셋이 있는 경우에도 심볼 타이밍 복구 회로는 잘 동작을 하였으며, 주파수 오프셋이 심볼율의 0.12%까지 위상 동기회로가 잘 동작하였다.

• Journal of the Korea Safety Management & Science
• /
• v.13 no.1
• /
• pp.175-182
• /
• 2011

고객의 요구에 대한 빠른 대응과 유연하고 효율적으로 새로운 제품을 적기에 개발하기 위해서는 제품 플랫폼에 기초한 대량 맞춤이 절실히 요구된다. 이러한 목적을 달성하기 위하여 기업들은 상대적으로 생산비용을 낮게 유지하면서 대량생산의 이점을 유지하고 동시에 고객의 요구사항을 만족시키기 위해, product family를 도입하고 가능하면 작은 변화를 통하여 제품의 다양성을 유지하고자 한다. Product family를 설계할 때 중요한 이슈 중에 하나는 제품의 공통성과 차별성간의 절충점을 찾아내는 것인데, 본 연구에서는 설계자들이 product family 재설계를 용이하게 하기 위한 방법론을 제안한다. 이를 위하여 본 연구에서는 ant colony 알고리즘과 product family의 공통성 평가지수를 이용하여 product family 재설계 방법론을 개발한다. 제안한 방법론은 복잡하고 반복적인 많은 계산과정을 가지고 있는 다른 방법과 달리 메타 휴리스틱 알고리즘을 적용하여 인간의 간섭을 줄이고, 실험결과의 정확도, 반복성 및 강건성을 향상시킨다. 본 연구에서는 컴퓨터 마우스 제품군을 대상으로 제안한 방법의 타당성을 검증하였고, 추가적으로 product family 레벨과 부품 레벨의 product family 재설계 추천방안도 제시하였다.

• The Transactions of the Korea Information Processing Society
• /
• v.4 no.9
• /
• pp.2309-2314
• /
• 1997

The study introduces a neural network to predict the bankruptcy of insurance companies. As a method to optimize the network, a genetic algorithm suggests optimal structure and network parameters. The neural network designed by genetic algorithm is compared with discriminant analysis, logistic regression, ID3, and CART. The robust neural network model shows the best performance among those models compared.

• 한국IT서비스학회:학술대회논문집
• /
• 2005.05a
• /
• pp.526-531
• /
• 2005

D-클래스는 보안에 응용될 수 있는 가능성을 가지고 있으나 D-클래스의 계산은 NP-완전문제로서 행렬크기 증가에 의한 연산 량 증가 문제 해결을 위해 병렬 컴퓨팅 환경에서의 병렬 알고리즘 설계 및 구현이 필요하다. 본 논문은 그리드 컴퓨팅 환경에서의 D-클래스 계산을 위해 Globus 가 설치된 클러스터를 구축하고. MPICH를 이용 효율적인 D-클래스 계산 알고리즘을 설계 및 구현, 실행 결과 그리고 연산 량을 줄일 수 있는 수식 연구와 연구한 수식에 기반한 순차 알고리즘을 논한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2004.11a
• /
• pp.207-210
• /
• 2004

IPsec(Internet Protocol Security protocol)에서는 기본적으로 4개의 암호 알고리즘(3-DES, AES, MD5, SHA-1)을 사용하고 있다. 본 논문은 4개의 암호 알고리즘을 효율적으로 통합 및 하드웨어로 설계하였으며 검증하였다. 그 결과 알고리즘을 각각 합친 경우보다 하드웨어에서의 크기를 줄일 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.406-408
• /
• 2002

자바의 가장 중요한 특성 중 하나는 플랫폼 독립성이다. 즉, 자바가상머신(Java Virtual Machine: JVM)이 탑재된 모든 플랫폼에서 운영체제의 종류와 상관없이 Java로 작성된 프로그램을 수행시킬 수 있다는 것이다. 이를 위해서는 각각의 플랫폼에 맞는 JVM이 적재되어야 한다. 본 논문에서 구현하게 될 가비지 콜렉션은 JVM의 성능을 좌우하는 중요한 요소이다. 가비지 콜렉션을 구현할 때 이용되는 알고리즘에는 여러 가지가 있다. 본 논문은 stop-copy와 마크-회수 알고리즘에 대해서 설명하고, 마크-회수 알고리즘을 개선한 마크-회수 압축 알고리즘을 이용한 가비지 콜렉션의 설계 및 구현한 내용을 기술하고 있다.

• The KIPS Transactions:PartB
• /
• v.18B no.4
• /
• pp.193-200
• /
• 2011

This paper proposes a low-cost visual analyzer algorithm of human body motion for real-time applications such as human-computer interfacing, virtual reality applications in medicine and telemonitoring of patients. To reduce cost of its use, we design the algorithm to use a single camera. To make the proposed system to be used more conveniently, we avoid from using optical markers. To make the proposed algorithm be convenient for real-time applications, we design it to have a closed-form with high accuracy. To design a closed-form algorithm, we propose an idea that formulates motion of a human body joint as a 2D universal joint model instead of a common 3D spherical joint model, without any kins of approximation. To make the closed-form algorithm has high accuracy, we formulates the estimation process to be an optimization problem. Thus-desined algorithm is applied to each joint of the human body one after another. Through experiments we show that human body motion capturing can be performed in an efficient and robust manner by using our algorithm.

• Journal of IKEEE
• /
• v.13 no.2
• /
• pp.200-207
• /
• 2009

In this paper, novel traffic gromming algorithms are proposed with a primary goal of maximize the throughput in WDM(Wavelength Division Multiplexing) ring networks. To achieve this goal, we analyze two network designs that are Lightpath Designs and Virtual Topology Designs and simulate the throughput in various traffic environments. From this methods, we propose novel traffic gromming algorithms to maximize the throughput.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.38 no.2
• /
• pp.12-19
• /
• 2001

In this paper, we propose the new algorithm which can design on the optimal structure of modular system. This system is composed to the wavelet neural network in order to simplify the structure of modular system and use the time-frequency analysis. We will determine the number of module and node of each sub-system using the proposed algorithm. This algorithm provides the methodology, which we will design optimal structure of modular wavelet neural network through analyzing the character of system. We apply the proposed new structure and algorithm to approximation problem and evaluate the effectiveness of the proposed system and algorithm.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.8 no.7
• /
• pp.1506-1511
• /
• 2004

The error control of digital transmission system is a very important subject because of the noise effects, which is very sensitive to transmission performance of the digital communication system It employs a modified Euclid's algorithm to compute the error-location polynomial and error-magnitude polynomial of input data. The circuit size is reduced by selecting the Modified Euclid's Algorithm with one Euclid Cell of mutual operation. And the operation speed of Decoder is improved by using ROM and parallel structure. The proposed Encoder and Decoder are simulated with ModelSim and Active-HDL and synthesized with Synopsys. We can see that this chip is implemented on Xilinx Virtex2 XC2V3000. A share of slice is 28%. nut speed of this paper is 45Mhz.