• 한국컴퓨터산업교육학회:학술대회논문집
• /
• 한국컴퓨터산업교육학회 2003년도 제4회 종합학술대회 논문집
• /
• pp.75-78
• /
• 2003

An ideal semiconductor memory technology would combine or unify the attractive features of these technologies without acquiring any of the unattractive features. Such a memory technology, Phase Change RAM is now being developed using the class of elements known as chalcogenides. It is expected that this technology will eventually allow chips that have SRAM speed, DRAM cost, and Flash power characteristics and non-volatility.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권9호
• /
• pp.461-476
• /
• 2003

메모리 병목현상의 완화와 구현상의 용이함으로 인해 NUMA 시스템이 지난 수년 동안 전형적인 다중 프로세서 시스템으로 자리를 잡아 왔다. 하지만 NUMA 시스템은 그 구조의 특성상 원격 메모리로의 접근 비율이 커질수록 응답 속도의 지연이 심화되므로, NUMA 시스템의 구현에 있어서 원격 캐쉬의 효율적인 설계를 요구한다. 본 논문에서는 보다 효율적인 원격 캐쉬의 설계를 목표로 하여, 원격 캐쉬 상에서 실제 응용 프로그램의 공유 단위(Granularity of Sharing)의 패턴을 분석하여 원격 캐쉬의 라인 사이즈를 실행 시간에 가상적으로 변화시킬 수 있는“다중 그레인 원격 캐쉬”방식을 제안한다. 그리고 이를 MINT를 통해 모델링한 후 시뮬레이션을 수행하고 그 결과를 분석한다. 시뮬레이션에서는 먼저 Profile-Based 방식을 이용하여 각 응용 프로그램별 최적의 원격 캐쉬 라인 사이즈를 찾아내고, 이를 이용하여 기존의 일반적인 NUMA 시스템에서의 원격 캐쉬와 본 논문에서 제안한 다중 그레인 원격 캐쉬와의 상호 비교를 통해 성능상의 차이점을 비교, 분석한다. 그 후 다중 그레인 원격 캐쉬가 시스템과 응용 프로그램간의 다양한 관계 속에서도 항상 최악의 경우를 피하면서 최적의 경우와 유사한 결과를 가짐을 보인다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.132-133
• /
• 2006

PRAM (phase-change random access memory)은 전류 펄스 인가에 따른 기록매질의 비정질-결정질 간 상변화와 그에 동반되는 저항변화를 이용하는 차세대 비휘발성 메모리 소자로서 연구되어지고 있다. 본 논문에서는 $(GeTe)_x(Sb_2Te_3)$ pseudobinary line을 따르는 조성(x=0.5, 1, 2, 8)의 벌크 및 박막시료를 제작하고 원자-스케일의 구조적 상변화를 분석하였다. 열증착을 이용하여 Si 기판위에 200nm 두께의 박막을 형성, 질소분위기 하에서 100-450도 범위에서 열처리 하였다. XRD를 통해 열처리 온도에 따른 구조적 분석을 실시하였다. x=8의 조성을 제외한 전체 박막에 대해 열처리 온도 증가에 따라 fcc와 hexagonal 구조가 순차적으로 나타났으며 일부에서는 혼종의 상구조를 보였다. 특히, $Ge_2Sb_2Te_5$ 박막에 대하여 EXAFS (extended x-ray absorption fine structure) 및 XPS를 이용하여 상변화의 원자-스케일 구조분석을 하였다.

• 정보처리학회논문지A
• /
• 제9A권4호
• /
• pp.547-554
• /
• 2002

본 논문은 분산 공유메모리 환경의 다단계 버스망을 위한 동적 라우팅 방범을 제안한다. 제안된 라우팅 방법의 특징은 다단계 버스망이 제공하는 잉여경로를 활용하고 스위치 트래픽에 따라 적응적으로 경로를 결정하여 스위치의 트래픽을 분산시키는 것이다. 구체적으로는 잉여경로 상의 다음 단계 스위치의 트래픽 정도가 높고 낮음을 판단하여 트래픽 정도가 낮은 스위치로 패킷을 전달한다. 그 결과 평균 응답시간과 스위치상의 평균 대기패킷수를 줄이는 효과를 얻는다. 프로세서수와 스위치 크기를 변화시키면서 시뮬레이션을 하여 제안된 알고리즘이 잉여경로를 고려하지 않는 기존의 알고리즘에 비하여 평균 응답시간은 약 9%, 스위치 상의 평균 대기패킷수는 21.6% 정토 향상시킨다는 것을 보여준다

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.135-136
• /
• 2008

이 실험에서는 비휘발성 메모리에서의 블로킹 층으로 $SiN_x$ 박막을 사용하였다. ELA (poly-Si) 기판위에 $SiO_xN_y$ 박막을 성장하기 전에 BHF를 이용해 자연 산화막을 제거하였다. 터널 층을 위해 2.7nm두께의 $SiO_xN_y$를 ICP-CVD 장비를 이용해 유리기판위에 증착하였다. 다음으로 $SiH_4/H_2$기체를 이용， ICP-CVD장비를 이용해 전하 저장을 위한 a-Si 박막을 증착하고, 마지막으로 a-Si층 위에 $SiN_x$ 층을 형성하였다. $SiN_x$ 박막을 형성하는데 최적의 조건을 찾기 위해 가스의 구성 비율 및 증착시간을 변화시키고 온도와 RF power도 바꿔주었다. 굴절률이 1.79 고 두께가 30 nm 인 $SiN_x$는 블로킹 층으로 사용하기 위한 것이다. 제작된 NSO-NVM 소자의 전기적 메모리 특성은 on current가 약 $10^{-5}$ A 이고 off current가 약 $5\times10^{-13}$ A로 전류 점멸비$(I_{ON}/I_{OFF})$는 약 $1\times10^7$ 이고 Swing 값은 0.53V/decade 이다. 1ms 동안의 programming/erasing 결과 약 3.5 V의 넓은 메모리 윈도우 크기를 가진다는 것을 확인할 수 있다.

• 한국진공학회지
• /
• 제21권6호
• /
• pp.354-361
• /
• 2012

유기 메모리 절연막 제작을 위해 일반적으로 사용되어지는 습식법이 아닌 건식법 중 플라즈마 중합법을 이용하였다. 유기 절연 박막으로 사용된 단량체는 Styrene과 MMA을 사용하고, 터널링 박막은 MMA를 사용하며, 메모리 박막은 열기상증착법을 이용한 Au 박막을 사용하였다. 최적화된 소자의 구조는 Au의 메모리층의 두께를 7 nm, Styrene 게이트 절연막의 두께를 400 nm, MMA 터널링 박막의 두께를 30 nm로 증착하여 제작된 부동 게이트형 유기 메모리 소자는 40/-40 V의 double sweep시 27 V의 히스테리시스 전압을 얻을 수 있었다. 이 특성을 기준하여 유기 메모리의 전하 포집 특성을 얻을 수 있었다. 유기 재료 중 MMA 대비 Styrene의 전하 포집 특성이 좋은 것으로 보아 향후 부동 게이트인 Au 박막을 유기 재료인 Styrene으로 대체하여 플렉시블 소자의 가능성을 기대한다.

• 한국인터넷방송통신학회논문지
• /
• 제15권2호
• /
• pp.137-143
• /
• 2015

과거 30년 동안 메모리 생산의 경제성 이유로 주 메모리 핵심 제품으로 사용된 DRAM의 단점을 극복할 수 있는 대체 기술로 PRAM 기술이 제안되어 왔다. 본 논문에서는 PRAM의 내로우 값을 이용하여 쓰기 동작을 줄임으로써 에너지 소모를 절감할 수 있는 기법을 제안한다. 이를 위해 내로우 값을 이용한 데이터 압축 방법을 기술하고, PRAM의 아키텍쳐 구조를 설정하고, Simplescalar 3.0e 시뮬레이터와 SPEC CPU2000 벤치마크를 사용하여 실험한다. 본 연구의 실험 결과에 의하면 제안된 기법을 사용할 경우 PRAM의 데이터 히트율은 39.4%에서 67.7%로 증가하였으며, 에너지 소모율은 9.2% 감소하였다. 제안된 기법을 사용하기 위해서는 공간 오버헤드가 워드 당 3.13% 발생하며 약간의 추가적인 하드웨어 모듈이 필요하다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.142-142
• /
• 2010

본 논문은 단결정 및 다결정 실리콘 기판 상에 아산화질소 플라즈마 처리를 통하여 형성한 초박형 실리콘 옥시나이트라이드 박막의 특성과 이의 어플리케이션에 관한 것이다. 초박형 절연막은 현재 다양한 전자소자의 제작과 특성 향상을 위하여 활용되고 있으나 일반적인 화학 기상 증착 방법으로는 균일도를 확보하기 어려운 문제점을 가지고 있다. 디스플레이의 구동소자로 활용되는 박막 트랜지스터의 특성 향상과 비휘발성 메모리 소자의 터널링 박막에 응용하기 위하여 초박형 실리콘 옥시나이트라이드 박막의 증착과 이의 특성을 분석하였고, 실제 어플리케이션에 적용하였다. 실리콘 산화막과 실리콘 계면상에 존재하는 질소는 터널링 전류와 결함 형성을 감소시키며, 벌크 내에 존재하는 질소는 단일 실리콘 산화막에 비해 더 두꺼운 박막을 커패시턴스의 감소없이 이용할 수 있는 장점이 있다. 아산화질소 플라즈마를 이용하여 활성화된 질소 및 산소 라디칼들이 실리콘 계면을 개질하여 초박형 실리콘 옥시나이트라이드 박막을 형성할 수 있다. 플라즈마 처리 시간과 RF power의 변화에 따라 형성된 실리콘 옥시나이트라이드 박막의 두께 및 광학적, 전기적 특성을 분석하였다. 아산화질소 플라즈마 처리 방법을 사용한 실리콘 옥시나이트라이드 박막을 시간과 박막 두께의 함수로 전환해보면 초기적으로 증착률이 높고 시간이 지남에 따라 두께 증가가 포화상태에 도달함을 확인할 수 있다. 아산화질소 플라즈마 처리 시간의 변화에 따라 형성된 박막의 전기적인 특성의 경우, 플라즈마 처리 시간이 짧은 실리콘 옥시나이트라이드 박막의 경우 전압의 변화에 따라 공핍영역에서의 기울기가 현저히 감소하며 이는 플라즈마에 의한 계면 손상으로 계면결합 전하량이 증가에 기인한 것으로 판단된다. 또한, 전류-전압 곡선을 활용하여 측정한 터널링 메카니즘은 2.3 nm 이하의 두께를 가진 실리콘 옥시나이트라이드 박막은 직접 터널링이 주도하며, 2.7 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막은 F-N 터널링이 주도하고 있음을 확인할 수 있다. 결론적으로 실리콘 옥시나이트라이드 박막을 활용하여 전기적으로 안정한 박막트랜지스터를 제작할 수 있었으며, 2.5 nm 두께를 경계로 터널링 메커니즘이 변화하는 특성을 이용하여 전하 주입 및 기억 유지 특성이 효과적인 터널링 박막을 증착하였고, 이를 바탕으로 다결정 실리콘 비휘발성 메모리 소자를 제작하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.70-70
• /
• 2009

Si 도핑한 $Ge_2Sb_2Te_5$ 박막은 비정질상에서의 열적 안정성증가, fcc에서 hex상으로의 상전이 억제, 활성화 에너지 증가 등의 특성을 보인다. 본 연구에서는 Si 도핑에 의한 $Ge_2Sb_2Te_5$ 박막의 전기적 그리고 구조적인 특성에 관한 실험을 진행하였다. 실험에 사용된 Si 도핑 $Ge_2Sb_2Te_5$ 박막은 Si 기판 위에 radio frequency power supply를 사용해 Si과 $Ge_2Sb_2Te_5$ 타겟을 co-sputtering하여 증착하였다. Si의 sputtering 파워를 달리하여 실리콘의 농도를 다르게 증착 하였고 X-ray photoelectron spectroscopy (XPS)를 사용하여 박막의 Si 농도를 측정하였다. 증착된 박막은 질소 분위기 하에서 $5\;^{\circ}C$/min으로 열처리 하여 여러 온도와 Si 농도에서의 박막의 특성을 측정하였다. 열처리 전, 후의 박막은 X-ray diffraction (XRD) 분석을 통하여 각각의 온도에서의 구조적 특성을 분석하였다. 열처리 온도에 따르는 필름의 전기적 특성 파악을 위해서 four-point probe를 이용하여 박막의 면저항을 측정하였고 그 값은 3 회 이상 측정하여 평균값을 사용하였다. Nano-pulse scanner를 사용하여 다양한 파워범위와 펄스폭 범위에서의 박막의 상변화에 따른 반사도 차이를 측정하여 각 조성에서의 비정질-결정질상 변화속도를 분석하였다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2000년도 학술발표대회 논문집 제19권 2호
• /
• pp.119-122
• /
• 2000

본 논문에서는 MPEG-2 AAC 디코더를 고정소숫점 DSP 프로세서로 구현할 때 연산 구조에 따른 연산량 및 메모리 소요량 등의 측면에서의 최적 구현구조를 도출하고자 하였다. 이를 위하여 본 논문에서는 AAC의 주요 기능블록들인 inverse quantizer, predictor, TNS, IMDCT/Windowing등을 대상으로 연산 비트수 및 데이타 표현 구조에 따른 디코더의 성능 변화를 시뮬레이션 한 후 이를 통해 얻어진 결과를 적용하여 16 비트 Teaklite DSP 프로세서 상에서 AAC 디코더를 구현하였다. 구현한 디코더는 일정수준의 음질을 유지하면서도 경제적인 메모리 소요를 보였으며 실시간으로 동작하는 것을 확인하였다.