• Proceedings of the Korean Information Science Society Conference
• /
• 2006.10c
• /
• pp.189-194
• /
• 2006

현대의 텔레매틱스 서비스 환경은 더욱 다양화 되고 보편화 및 실시간성을 요구하는 형태로 진화되고 있다. 이에 따라 기존의 모바일 동기화 기법은 안정적 서비스를 목적으로 하기 때문에 상대적으로 빠른 처리와 한꺼번에 많은 용량의 데이터 처리를 요구하는 환경에서는 효과적으로 대처하는데 어려움이 있다. 이는 보편화되고 다양화된 사용자 환경을 고려하지 않았기 때문이다. 본 논문은 이러한 변화된 서비스 환경에 적합한 모바일 데이터 동기화를 위해 파라미터를 이용한 동기화 기법을 제안한다. 파라미터를 이용한 동기화 기법은 동기화할 영역을 입력되는 파라미터를 이용하여 제한함으로써 동기화 시 소요되는 통신비용을 절감하고 이로써 다양화, 보편화하는 서비스 환경에 적합하고, 기존의 방식에 비해 더욱 빠른 데이터 동기화 기능을 제공함으로써. 실시간 텔레매틱스 서비스에 적용할 수 있다..

• Proceedings of the Korea Information Processing Society Conference
• /
• 2021.11a
• /
• pp.320-321
• /
• 2021

블록체인은 모든 참여자가 동일한 원장을 유지하는 분산 원장 기술로써, 신규로 참여하는 블록체인 노드는 원장을 동일하게 유지하기 위한 동기화 절차를 거쳐야 한다. 일반적으로, 동기화는 블록체인 상의 모든 블록을 순차적으로 적용하는 과정을 거처야 함으로 많은 시간이 걸리게 된다. 본 논문에서는 ETRI에서 자체 개발한 PON 기반 블록체인에서 동기화 성능을 개선하기 위해 비잔틴 환경에서 병렬적으로 동기화 요청하는 고속 병렬 동기화 모드와 최신 상태만 동기화하는 최신 상태동기화 모드를 개발하였다. 성능 평가 결과 100,000 개 블록 동기화시 고속 병렬 동기화 모드가 기본 동기화 대비 5 배, 최신 상태 동기화 모드가 기본 동기화 대비 880 배 빠른 것을 확인하였다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.224-226
• /
• 2020

본 논문은 빠른 상승 시간과 짧은 펄스폭을 위한 펄스 전원장치의 설계에 대해 다룬다. 이를 위해서 적합한 방전 스위치의 선정과 높은 상승률을 가진 동기화된 게이트 전압을 만들어 내는 게이트 구동 회로의 설계가 진행 되었다. 방전 스위치로 IGBT가 선정되었으며, 방전 스위치들의 동기화된 빠른 게이트 드라이빙을 위한 펄스 컨트롤러 인버터와 게이트 드라이브 회로의 설계 및 동작에 대한 분석이 진행 되었다. 실험을 통해 펄스 컨트롤러 게이트 드라이빙 시스템에 대한 검증이 이루어졌고, 무유도 저항을 사용한 10 kV, 50 kHz 조건에서 펄스 출력 실험을 통해 20 ns 이하 상승시간과 100 ns 펄스폭을 갖는 펄스 전원 장치의 출력을 확인 하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.04b
• /
• pp.127-129
• /
• 2004

이동 컴퓨팅이 활성화 되면서 데이터의 관리 및 저장을 위하여 내장형 DBMS의 필요성이 증대되고 있다. 클라이언트에서 운용되는 내장형 DBMS는 서버용 DBMS와 동기화 기능이 필요하다. 본 논문에서는 통신 비용절감과 빠른 동기화를 위하여 SQL로 이루어진 로그 정보로 클라이언트와 서버간의 데이터를 양방향 동기화하며 Mirror Table을 가지는 Mid-tier 구조로 안정성을 유지하는 새로운 동기화 서버 구조를 제안한다. 제안된 동기화 서버는 저장 공간과 안정성이 부족한 내장형 DBMS의 데이터를 일관성과 안정성이 있도록 보장하고 통신비용이 최소화될 수 있도록 함으로써 효율적으로 데이터를 관리할 수 있도록 지원한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.37 no.3C
• /
• pp.251-258
• /
• 2012

In this paper, we propose a novel method of multi-node frequency synchronization for distributed networks. The proposed method synchronizes carrier frequencies of all nodes in the network and this enables new entry node to synchronize immediately. Moreover, when several groups exist in the network, inter-group synchronization method is proposed. The proposed distributed frequency synchronization method is expected to be very useful for the military operation scenario that new node entry is in a state of flux and group merging and splitting frequently happen.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10b
• /
• pp.330-334
• /
• 2007

내장형 시스템이 점점 복잡해지면서 하드웨어/소프트웨어 통합설계의 중요성은 더욱 부각되고 있다. 이 하드웨어/소프트웨어 통합설계의 핵심 요소는 하드웨어/소프트웨어 통합시뮬레이션이다. 내장형 시스템을 구성하는 여러 컴포넌트들을 통합시뮬레이션 할 때 이종의 여러 시뮬레이터들을 동시에 사용하는 경우가 많은데 이 때 가장 문제가 되는 점은 시뮬레이터 간의 동기화에 따른 성능 저하이다. 이를 개선하기 위해 가상 동기화 기법이 제안된 바 있다. 그러나 가상 동기화 기법도 느린 시뮬레이터의 속도에 종속 될 수밖에 없다. 보통 가장 느린 시뮬레이터는 하드웨어 RTL 시뮬레이터이다. 본 논문은 하드웨어 RTL 시뮬레이터를 FPGA 에뮬레이터로 대체하면서 가상 동기화 기법을 사용한 통합에뮬레이션 환경을 구축해 보았다. 가상 동기화 기법을 적용하는 것은, 가상 동기화 기법의 장점대로 가상 동기화 기법의 통합시뮬레이션 커널과 FPGA 에뮬레이터 사이에 통신을 할 수 있게 해주는 인터페이스 프로그램을 제작하는 것만으로 가능했고 이렇게 구축한 환경에서 H.263 디코더로 실험을 한 결과 약 2.5배의 성능 향상을 얻을 수 있었다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.11b
• /
• pp.613-616
• /
• 2002

본 논문은 OFDM의 Cyclic Prefix를 사용하여 적은 계산랑을 통해 보다 빠른 초기 시간동기획득을 구현하였다. QPSK 매핑 신호를 입력으로 하고 수신단에서 계산의 복잡도를 줄이기 위해 실수 부와 허수 부를 양자화를 하고 양자화된 신호를 이용하였다. 또한 양자화된 신호의 개수를 줄이는 방법으로 샘플링을 통해 기존의 상관성 알고리즘에 적용할 데이터 량을 줄였다. 즉, 계산량과 복잡도를 줄여 초기 시간 동기 획득률을 유지하면서 복잡도를 줄였다.

• Journal of Korea Game Society
• /
• v.10 no.6
• /
• pp.147-155
• /
• 2010

On this paper, suggests a communication structure making possible to fast data send-receive for the gaming process synchronization. For these things, first of all, analyze the data send-receive speed effecting on the online game by the game genre. Moreover, we suggested a proper data communication structure like real-time online action game genre which gaming synchronization effects on the gaming process. Communication structure suggested on this paper is being used with TCP/UDP protocol, and it is applied to the network system and verify improved data send-receive speed. These data send-receive structure can be applied to the various online games.

• Proceedings of the Korean Society of Computational and Applied Mathematics Conference
• /
• 2003.09a
• /
• pp.11-11
• /
• 2003

오늘날 단일 슈퍼컴퓨터로는 처리가 불가능한 거대한 문제들의 해법이 시도되고 있는데, 이들은 지리적으로 분산된 슈퍼컴퓨터, 데이터베이스, 과학장비 및 디스플레이 장치 등을 초고속 통신망으로 연결한 GRID 환경에서 효과적으로 실행시킬 수 있다. GRID는 1990년대 중반 과학 및 공학용 분산 컴퓨팅의 연구 과정에서 등장한 것으로, 점차 응용분야가 넓어지고 있다. 그러나 GRID 같은 분산 환경은 기존의 단일 병렬 시스템과는 많은 점에서 다르며 이전의 기술들을 그대로 적용하기에는 무리가 있다. 기존 병렬 시스템에서는 주로 동기 알고리즘(synchronous algorithm)이 사용되는데, 직렬 연산과 같은 결과를 얻기 위해 동기화(synchronization)가 필요하며, 부하 균형이 필수적이다. 그러나 부하 균형은 이질 클러스터(heterogeneous cluster)처럼 프로세서들의 성능이 서로 다르거나, 지리적으로 분산된 계산자원을 사용하는 GRID 환경에서는 이기종의 문제뿐 아니라 네트워크를 통한 메시지의 전송 지연 등으로 유휴시간이 길어질 수밖에 없다. 이처럼 동기화의 필요성에 의한 연산의 지연을 해결하는 하나의 방안으로 비동기 반복법(asynchronous iteration)이 나왔으며, 지금도 활발히 연구되고 있다. 이는 알고리즘의 동기점을 가능한 한 제거함으로써 빠른 프로세서의 유휴 시간을 줄이는 것이 목적이다. 즉 비동기 알고리즘에서는, 각 프로세서는 다른 프로세서로부터 갱신된 데이터가 올 때까지 기다리지 않고 계속 다음 작업을 수행해 나간다. 따라서 동시에 갱신된 데이터를 교환한 후 다음 단계로 진행하는 동기 알고리즘에 비해, 미처 갱신되지 않은 데이터를 사용하는 경우가 많으므로 전체적으로는 연산량 대비의 수렴 속도는 느릴 수 있다 그러나 각 프로세서는 거의 유휴 시간이 없이 연산을 수행하므로 wall clock time은 동기 알고리즘보다 적게 걸리며, 때로는 50%까지 빠른 결과도 보고되고 있다 그러나 현재까지의 연구는 모두 어떤 수렴조건을 만족하는 선형 시스템의 해법에 국한되어 있으며 비교적 구현하기 쉬운 공유 메모리 시스템에서의 연구만 보고되어 있다. 본 연구에서는 행렬의 주요 고유쌍을 구하는 데 있어 비동기 반복법의 적용 가능성을 타진하기 위해 우선 이론적으로 단순한 멱승법을 사용하여 실험하였고 그 결과 순수한 비동기 반복법은 수렴하기 어렵다는 결론을 얻었다 그리하여 동기 알고리즘에 비동기적 요소를 추가한 혼합 병렬 알고리즘을 제안하고, MPI(Message Passing Interface)를 사용하여 수원대학교의 Hydra cluster에서 구현하였다. 그 결과 특정 노드의 성능이 다른 것에 비해 현저하게 떨어질 때 전체적인 알고리즘의 수렴 속도가 떨어지는 것을 상당히 완화할 수 있음이 밝혀졌다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.10 no.2
• /
• pp.165-176
• /
• 2015

Clock or time synchronization protocol is one of the crucial factors that could determine the quality of the communication. With the rapid development of the network technology, more robust clock synchronization algorithm is required. IEEE 1588 is one of the possible solutions for a robust clock synchronization algorithm; however, there are still some challenges that need to be concerned in IEEE 1588 in term of reducing and stabilizing the PDV value. This survey paper shows several solutions that could improve the performance of IEEE 1588, including modifying the PTP message transmission, optimizing PTP method, filtering techniques, and using the hardware timestamp instead of application layer timestamp, and so on. Despite the improvement that is created with these techniques, the clock synchronization algorithm is still an open issue in the network communication.