• 인터넷정보학회논문지
• /
• 제6권3호
• /
• pp.1-16
• /
• 2005

본 논문은 모바일 전자 상거래 환경에서 투자 신탁을 위한 MDIT(Mobile Digital Investment Trust) 에이전트 설계를 제안하고 또한 이 MDIT에서 모바일 전자 상거래 환경이 가지고 있는 기억 장치 용량, CPU 처리 속도 문제, 그리고 보안 강화 문제점을 해결하기 위해, 비밀키 암호 알고리즘인 3BC(Bit, Byte end Block Cypher)와 공개키 알고리즘인 F2mECC 설계를 제안한다. 특히, MDIT는 모바일 전자상거래에 투자 신탁의 개념을 도입한 은행 업무 보안 프로토콜로서 공개키 알고리즘인 ECC를 이용해 공유 비밀키를 생성한 후, 이 값을 공유 비밀키를 대칭키로 사용하는 블록 암호화 기법인 3BC에 사용하여, 보안 기능을 강화시키고, 처리속도를 감소시킨 MDIT 보안 에이전트를 구축하였다.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.351-358
• /
• 2016

경량 블록 암호 알고리즘 CLEFIA의 효율적인 하드웨어 설계에 대하여 기술한다. 설계된 CLEFIA 보안 프로세서는 128/192/256-비트의 세 가지 마스터키 길이를 지원하며, 변형된 GFN(Generalized Feistel Network) 구조를 기반으로 8-비트 데이터 패스로 구현되었다. 라운드키 생성을 위한 중간키 계산용 GFN과 암호 복호 라운드 변환용 GFN을 단일 데이터 프로세싱 블록으로 구현하여 하드웨어 복잡도를 최소화하였다. 본 논문의 GFN 블록은 라운드 변환과 128-비트의 중간 라운드키 계산을 위한 4-브랜치 GFN과 256-비트의 중간 라운드키 계산을 위한 8-브랜치 GFN으로 재구성되어 동작하도록 설계되었다. Verilog HDL로 설계된 CLEFIA 보안 프로세서를 FPGA로 구현하여 정상 동작함을 확인하였다. Vertex5 XC5VSX50T FPGA에서 최대 112 MHz 클록으로 동작 가능하며, 마스터키 길이에 따라 81.5 ~ 60 Mbps의 성능을 갖는 것으로 평가되었다.

• 정보보호학회논문지
• /
• 제27권3호
• /
• pp.439-448
• /
• 2017

포스트 양자 암호라 할지라도 실제 디바이스에 이를 적용 할 때 부채널 분석 취약점이 존재한다는 것은 이미 알려져 있다. 코드 기반 McEliece 암호와 격자 기반 NTRU 암호에 대한 부채널 분석 연구 및 대응책 연구는 많이 이루어지고 있으나, ring-LWE 암호에 대한 부채널 분석 연구는 아직 미비하다. 이에 본 논문은 8비트 디바이스에서 ring-LWE 기반 암호가 동작할 때 적용 가능한 선택 암호문 SPA 공격을 제안한다. 제안하는 공격은 [$log_2q$]개의 파형으로 비밀키를 복구 할 수 있다. q는 보안 레벨과 관련된 파라미터로 128비트 또는 256비트의 보안 레벨을 만족하기 위해 각각 7681 또는 12289를 사용한다. 또한, 우리는 실제 디바이스에서 동작되는 ring-LWE 복호화 과정의 모듈러 덧셈에서 비밀키를 드러낼 수 있는 취약점이 존재함을 실험을 통해 보이고, 공격 시간 단축을 위한 두 벡터의 유사도 측정 방법을 이용한 공격에 대해 논한다.

• 정보보호학회논문지
• /
• 제21권5호
• /
• pp.15-25
• /
• 2011

차분 오류 공격(DFA)은 블록 암호의 안전성 분석에 널리 사용되는 부채널 공격 기법으로서, 대표적인 블록 암호인 DES, AES, ARIA, SEED 등에 적용되었다. 2008년 Wei 등은 ARIA-128에 대한 첫번째 DFA를 제안하였다. 이 공격은 평균 45개의 바이트 오류를 이용하여 128-비트 비밀키를 복구하였다. 본 논문에서는 Wei 등의 공격을 개선한 ARIA-128에 대한 DFA를 제안했다. 본 논문에서 제안하는 공격은 4개의 오류만을 이용하여 O($2^{32}$)의 계산 복잡도로 ARIA-128의 비밀키를 복구할 수 있다.

• 스마트미디어저널
• /
• 제6권3호
• /
• pp.9-14
• /
• 2017

본 논문은 사물인터넷 환경의 초소형 기기에서 사용될 수 있는 경량 블록암호 알고리듬인 LEA의 암호화 및 복호화 블록의 하드웨어 구현에 관한 연구이다. 128비트, 192비트 및 256비트 크기의 모든 비밀키를 수용하고 암 복호화 기능을 통합한 구현을 목표로 하며, 성능향상을 위해 파이프라인 기법을 적용한 설계 결과를 제시한다. 복호화 기능을 실행할 때, 라운드키가 암호화 기능의 역순으로 사용되는데, 이때 발생되는 성능저하를 최소화한 효율적인 하드웨어 구현방법을 제시한다. 비밀키 크기에 따라 라운드 횟수가 24, 28 또는 32회 동작함을 고려하여, LEA 파이프라인은 매 파이프라인 단계에서 4번의 라운드 함수 연산이 수행되도록 구현하였다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2004년도 춘계학술발표대회논문집
• /
• pp.65-68
• /
• 2004

일회용 대리 서명은 원 서명자를 대신한 정당한 대리 서명자가 메시지에 대한 서명을 오직 한번만 수행하는 기법으로 Huaxiong와 Josef(HJ)는 일방향 해쉬 함수를 이용한 일회용 대리 서명 기법을 제안하였다[1]. HJ 방식은 공개키 암호 방식에 비해 상대적으로 연산속도가 빠르며 효율적이지만, 원 서명자는 사전에 많은 비밀키/공개키 쌍을 생성해야 하고, OT(Oblivious Transfer) 프로토콜[2,3]을 사용함으로 추가적인 계산량의 문제가 발생한다. 따라서 본 논문에서는 HJ 방식의 일회용 대리 서명 방식의 문제점을 지적하고, 이를 개선한 효율적 일회용 대리 서명을 제안한다.

• 정보처리학회논문지C
• /
• 제19C권1호
• /
• pp.9-18
• /
• 2012

2010년에 Pedro등은 WSBC 암호 퍼즐 기반 RFID 경계 결정 프로토콜을 제안하였다. 본 논문에서는 Pedro등이 제안한 프로토콜이 공격자에 의한 비밀키인 유출 공격으로 인해 태그의 프라이버시 침해와 위치 트래킹 공격에 취약할 뿐만 아니라 제한적인 자원을 가지는 수동형 태그에서 대칭키 기반의 연산을 수행함으로써 연산 효율성 저하 및 리더와 태그 간에 많은 통신 라운드가 필요함을 지적한다. 더 나아가 위와 같은 보안 취약점과 연산 및 통신 효율성 문제를 해결하기 위해 본 논문에서는 보안성을 강화하고 높은 효율성을 제공하는 새로운 암호 퍼즐 기반의 RFID 경계 결정 프로토콜을 제안한다. 결론적으로 제안한 프로토콜은 수동형 태그의 특성을 고려하여 안전한 해쉬 함수 연산만을 수행함으로써 연산 효율성을 높여줄 뿐만 아니라 일방향 해쉬 함수의 성질을 기반으로 연산된 값을 리더와 태그 간에 안전하게 송수신하기 때문에 공격자에 의한 비밀키 유출 공격이 발생되지 않는 강력한 안전성을 보장한다.

• 정보보호학회지
• /
• 제9권4호
• /
• pp.81-87
• /
• 1999

Density'(밀도)가 비교적 높은 Chor-Rivest 암호체계는 기존의 LLL과 같은 유형의 공격법이 아니라 비밀키를 일부 찾아내므로 써 공격이 가능하고 '98 Crypto에 처음 발표되 고 '99 Crypto에 그의 공격법과 안전성이 논의된 hidden subset sum problem은 기존의 knapsack 유형의 암호체계와 마찬가지로 밀도가 높을 때 안전하고 밀도가 낮으면 공격이 가능하다 따라서 두 암호체계의 접목을 통하여 안전한 암호체계가 가능한지를 살펴보는 것 도 의미가 있을 것이다, 결론적으로 이야기하면 두암호체계의 접목은 여러 가지 문제점을 포함하고 있기 때문에 어려우리라 생각된다. 제1장에서의 hidden subset sum problem을 살 펴보고 제2장에서는 Chor-Rivest 암호체계를 분석해보고 제 3장에서 Chor-Rivest 암호체계 의 변경 가능한 요소들을 살펴보고 제4장에서 Chor-Rivest 암호체계에 hidden subset sum problem의 활용이 가능한지를 살펴보도록한다. knapsack 유형의 암호체계들중 비교적 최근 까지 안전하다고 하는 암호체계들을 살펴봄으로써 이런 유형들의 개발여부를 생각해 볼수 있는 기회가 되리라 기대된다.

• 한국정보통신학회논문지
• /
• 제19권4호
• /
• pp.888-894
• /
• 2015

국가보안기술연구소(NSRI)에서 개발된 경량 블록암호 알고리듬 LEA(Lightweight Encryption Algorithm)의 효율적인 하드웨어 설계에 대해 기술한다. 마스터키 길이 128비트를 지원하도록 설계되었으며, 라운드 변환블록과 키 스케줄러의 암호화 연산과 복호화 연산을 위한 하드웨어 자원이 공유되도록 설계하여 저전력, 저면적 구현을 실현했다. 설계된 LEA 프로세서는 FPGA 구현을 통해 하드웨어 동작을 검증하였다. Xilinx ISE를 이용한 합성결과 LEA 코어는 1,498 슬라이스로 구현되었으며, 135.15 MHz로 동작하여 216.24 Mbps의 성능을 갖는 것으로 평가 되었다.

• 정보보호학회논문지
• /
• 제22권5호
• /
• pp.1009-1017
• /
• 2012

비밀 키가 내장된 암호 장치에 대한 오류 주입 공격은 공격자가 암호화 연산 시 오류를 주입하여 암호 시스템의 키를 찾아내는 공격이다. 이 공격은 AES와 같은 암호 시스템에서 한 바이트의 오류 주입으로도 비밀 키 전체를 찾아낼 수 있을 정도로 매우 위협적이다. 본 논문에서는 AES 암호 시스템에서 입 출력값의 차분을 검사하는 방법으로 오류 주입 공격을 방어하는 새로운 오류 검출 기법을 제안한다. 또한, 제안 방법이 기존의 공격 대응 방법들과 비교하여 오류 탐지 능력이 우수하고 구현에 필요한 추가적인 오버헤드가 적어 효율적임을 컴퓨터 시뮬레이션을 통해 확인하였다.