• 한국콘텐츠학회논문지
• /
• 제10권8호
• /
• pp.59-65
• /
• 2010

본 논문은 MPEG-2 Transport Stream (TS) 데이터를 인터넷 망에 전송하기 위한 하드웨어 설계를 제안한다. 제안한 설계는 1개에서 7개 내의 비디오/오디오 스트림을 IP 패킷으로 변환하는 캡슐화 모듈과 연속적인 여러 개의 TS 패킷들로부터 DSM-CC PS 패킷을 추출하여 재구성한 후 IP 패킷으로 변환하는 패킷변환 모듈로 구성된다. 그래서 출력되는 IP 패킷들을 150Mbps 이상의 처리속도를 지원한다. 제안된 모듈들은 ALTERA사의 참조디자인을 토대로 수정 보완한 후 패킷변환 모듈을 추가한 것으로써 하드웨어 기술언어인 Verilog-HDL로 설계하였으며 모의실험을 통해 기능을 검증하였다.

• 대한의용생체공학회:의공학회지
• /
• 제22권1호
• /
• pp.81-90
• /
• 2001

본 연구에서는 디지털 영상 뇌파계(digital video electroencephalogram, Digital VEEG)에서 비디오 영상과 뇌전도 파형의 동기화된 편집 시스템을 구성한다. 이 시스템은 기존 아날로그 영상 뇌파계(analog video electroencephalogram)의 동기화 문제와 디지털 영상 시스템에서의 영상편집 문제를 해결하기 위하여 MPEG-I(이하 MPEG) 고압축 기술을 이용한 MPEG 인코딩 보드(encoding board)와 MPEG 편집 엔진(editing engine)을 각각 사용하였다. 시스템은 디지털 영상뇌파계모듈과 디지털 편집 모듈로 구성되며, 뇌전도모듈에서는 환자에게 연결된 전극을 통해 들어온 뇌파를 생체신호증폭기를 이용하여 증폭한 후 AD 보드(analog to digital board)를 이용 디지털화한다. 디지털 카메라로 촬영된 환자영상의 아날로그 영상신호(NTSC 신호)는 MPEG 인코딩 보드를 이용하여 고압축 디지털화한다. 이후 디지털화된 뇌전도신호와 MPEG 형식의 영상을 시간 동기화하여 두 개의 모니터에 각각보여준다. 편집 모듈에서는 영상신호와 뇌파신호를 어느 부분이든 간단한 조작으로 오려 붙이기(cut and paste) 기능을 이용할 수 있다. 본 시스템은 사용된 데이터 모두 디지털 기술을 이용하여 영상과 뇌파신호의 정확한 동기화 및 각각의 데이터의 오려 붙이기 기능을 가능케 하였으며, 이는 환자의 데이터를 관리 및 보관하는데 있어, 임상의에게 의미 있는 자료만을 모아서 효율적으로 관리할 수 있게 해준다. 이와 같은 장점을 갖는 디지 영상뇌파계 편집시스템을 구현하였다.

• 방송공학회논문지
• /
• 제24권3호
• /
• pp.440-451
• /
• 2019

본 논문에서는 비디오 상의 얼굴을 사용자가 원하는 대로 3차원적으로 변형시켜볼 수 있도록 하는 시스템을 제안한다. 제안된 시스템의 3차원 얼굴 변형은 비디오 프레임의 얼굴 영역에 사용자가 변형을 가한 3차원 얼굴 모델을 덮어 씌우는 방식으로서, 기존의 애플리케이션이나 방법과 달리 비디오 상에서 3차원 변형을 실시간으로 가할 수 있도록 한다. 이를 위해 변형 가능한 3차원 얼굴 모델을 영상과 정합하고, 동시에 사용자가 가한 변형을 정합된 모델에 적용, 프레임 영상을 텍스처 매핑하여 렌더링한다. 이러한 과정은 많은 연산을 요하기 때문에 기능별로 소프트웨어 모듈을 나눠 각각의 쓰레드에서 병렬적으로 처리하도록 구현함으로써 실시간 처리가 가능하도록 하였다. 실험 결과를 통해 비디오 상의 얼굴의 눈 주변, 코, 턱, 볼 등 부위들에 대해, 기존 애플리케이션에 비해 자연스러운 변형을 실시간으로 가할 수 있음을 확인할 수 있다.

• 방송공학회논문지
• /
• 제19권5호
• /
• pp.590-605
• /
• 2014

본 논문은 디지털 홀로그램 비디오를 서비스할 수 있는 서비스 시스템을 제안하는 것을 목적으로 한다. 이 시스템은 현존하는 2차원 또는 3차원 영상/비디오를 서비스하는 시스템의 프레임, 즉 데이터 획득, 처리, 전송, 수신, 복원의 과정을 그대로 따른다고 가정한다. 이 시스템은 수직 리그로부터 획득한 영상을 보정하는 전처리 과정을 수행하고, 시청자의 시점에 해당하는 가상 시점의 영상을 생성하고 홀로그램을 생성한다. 이전 연구에서 구현하지 못한 홀로그램에 대한 신호처리 요소들을 추가하고 성능을 개선하였다. 본 논문에서는 GPU를 늘리면서 이전 버전[25]의 홀로그램 생성시간을 1/3로 감소 시켰고 추가적으로 홀로그램의 압축, 워터마킹, 암호화 모듈을 추가하였다.

• 방송공학회논문지
• /
• 제22권6호
• /
• pp.817-828
• /
• 2017

본 논문에서는 360 VR 비디오 신호에 적합한 흔들림 제거 기술을 제안한다. 이를 위해서 VR 방송 시스템의 구성 요소들인 스티칭 및 투영포맷(projection format) 등의 특성을 분석하고, 각 단계에서 확보되는 영상 정보들의 기하학적인 특성들을 분석하였다. 이런 정보들을 활용하여 VR 영상 신호용 흔들림 제거 기술을 개발함으로써, 이러한 고려없이 2D 비디오 신호용으로 개발되어온 기존의 흔들림 제거 기술보다 우수한 성능을 제공하는 흔들림 제거 모듈을 구현할 수 있었다. 본 논문에서 제안된 알고리즘의 성능을 기존의 Autopano의 성능과 비교한 결과 물체의 이동 궤적의 흔들림이 눈에 띄게 줄어들었고, 흔들림이 존재하는 비디오 신호의 연속된 프레임들간의 RMSE가 26.04와 5.78 이였던 것이 제안되는 기술로 각각 7.33과 4.38까지 줄일 수 있었다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2014년도 하계학술대회
• /
• pp.203-205
• /
• 2014

본 논문에서는 HEVC 기반 비디오 부호화에 있어 CTU 단위의 시각 민감도에 따라 CTU 별로 QP 를 조절하여 주관적 화질을 향상시키는 방법을 제안한다. 시각 민감도를 측정하는 방법으로서 화소 영역에서의 최소가지차(JND, just noticeable distortion)를 계산하여 이용하였고, 이를 HM 12.0 참조 소프트웨어에서 이용되는 $R-{\lambda}$ 모델 기반의 율 제어 모듈에 결합하여 시각 민감도에 따라 QP 를 제어할 수 있도록 하였다. 시각 민감도가 큰 영상의 영역에 대해서는 상대적으로 작은 QP 값을, 시각민감도가 작은 영역에 대해서는 큰 QP 값을 양자화 과정에 적용함으로써, 시각 민감도가 작은 영역에 대해서는 사용 비트양을 절약하고, 절약된 비트를 상대적으로 시각 민감도가 큰 영역을 위해 사용함으로써 비디오의 주관적 화질을 향상시킬 수 있었다. 뿐만 아니라 이를 하드웨어에 적용 가능하게 하기 위해 HM 12.0 기반 하드웨어 구현을 위한 소프트웨어 플랫폼에 구현하여 실험한 결과, $R-{\lambda}$ 모델 율 제어 알고리즘으로 율 제어 하여 부호화 한 경우 Y-PSPNR(peak signal to perceptual noise ratio)에 대한 BD-rate 는 평균 9.4%의 이득이 있었음을 확인하였다.

• 한국통신학회논문지
• /
• 제24권9A호
• /
• pp.1442-1450
• /
• 1999

본 논문에서는 MPEG-2 비디오 부호화기에서의 프레임 메모리 하드웨어 구현을 위한 DRAM의 효율적인 메모리 맵과 이에 따른 하드웨어 구조를 제안한다. 논문에서 제시된 메모리 맵은 DRAM 사용 시간과 대역폭을 줄임으로써 시스템의 성능을 개선할 수 있도록 설정되었고, 개발된 하드웨어는 MPEG-2 비디오 부호화기에 구성된 타모듈과 인터페이스를 위해 하드웨어는 VHDL을 이용하여 구현하였으며, $0.5\mu\textrm{m}$, VTI, ASIC 라이브러리인 camn5a3을 이용하여 합성하였다. 개발된 하드웨어에 대한 RT (register transfer) 수준 및 게이트 수준의 검증을 위해 VHDL 시뮬레이터와 로직 합성 툴을 사용하였고, 추후 성능 개선과 기능 검증을 위해서 하드웨어 에뮬레이터를 개발하였다. 구현된 하드웨어 MPEG-2의 MP@ML에서 요구하는 전송률로 데이터를 채널에 전송할 수 있도록 하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2010년도 하계학술대회
• /
• pp.411-414
• /
• 2010

본 논문은 비디오 처리를 위한 고성능의 메모리 제어기를 설계하였다. 메모리 제어기는 arbiter에 의해 제어되며 이것은 메모리 억세스를 요구하는 모듈들의 요구 신호를 받아 데이터를 전송하는 역할을 해주게 된다. 구현된 메모리 제어기는 버스를 사용하기 위한 승인을 받기 위해서 마스터와 신호를 주고 받는 MAU블록, grant 신호를 디코딩하고 컨트롤 신호의 상태를 정의한 arbiter 블록, SDRAM의 ac parameter를 저장하고 bank의 준비 여부, read/write 가능 여부, precharge와 refresh의 가능 여부를 확인하여 system과 read/write가 준비되었다는 신호를 출력, SDRAM의 실질적인 입력신호를 생성하는 memory accelerator 블록, 생성된 입력신호를 저장하고 마스터에서 직접 write data를 입력 받는 memory I/F 블록으로 구성된다. 이 메모리 제어기는 174.28MHz의 주파수로 동작하였다. 본 설계는 VHDL을 이용하여 설계되었고, ALTERA의 Quartus II를 이용하여 합성하였다. 또한 ModelSim을 이용하여 설계된 회로를 검증하였다. 구현된 하드웨어는 StatixIII EP3SE80F1152C2 칩을 사용하였다.

• 한국정보처리학회논문지
• /
• 제7권8호
• /
• pp.2341-2348
• /
• 2000

현재 동영상 데이터를 이용한 압축영역에서의 특수효과 구현에 많은 관심이 모여지고 있다. 따라서 본 논문에서는 DCT (Discrete Cosine Transform)압축영역에서 다양한 효과를 위해 최소한의 디코더를 개발하였으며, 이를 이용하여 Wipe, Dissolve, Zoom등의 비디오 효과등을 DCT영역에서 제안하였다. 또한 구현한 디코더와 효과들의 확장성과 이식성이 용이하도록 COM기반의 DirectShow 형식으로 각 모듈을 필터화 하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2011년도 추계학술대회
• /
• pp.92-95
• /
• 2011

본 논문에서는 MPEG RVC(Reconfigurable Video Coding) 프레임워크에서의 효율적인 복호화기 생성을 위한 토큰 정렬 방법을 제안한다. MPEG RVC 프레임워크는 현존하는 비디오 표준을 모듈 단위로 나누어 그에 대한 입력 및 출력의 동작을 명시하고 있다. 현재의 RVC 프레임워크 표준은 각 기능부(functional unit)들의 입력 및 출력의 행동만을 서술할 뿐 특정 비디오 코덱에서 고유적으로 정의하는 각 기능부 사이에 소비되는 토큰의 계산 모델(model of computation)을 제공하지 않는다. 이러한 점은 계산 모델이 다른 환경에서 RVC 프레임워크 솔루션을 개발하는데 큰 어려움으로 작용한다. 따라서 효율적인 RVC 복호화기의 구성을 위해 복호화 기술 정보 상의 명백한 토큰 정렬 정보를 이용하여 RVC 프레임워크의 기능부들 사이의 행동을 결정지어 주는 방법을 제안한다. 제안하는 방법은 토큰 정렬에 의해 계산 모델을 명확하게 해주고 개발자로 하여금 코덱 개발 단계에서의 디버깅 및 테스팅에 따른 부담을 줄여줄 것이다.