• Annual Conference of KIPS
• /
• 2001.10a
• /
• pp.793-796
• /
• 2001

이동 통신 채널과 같이 에러 발생율이 놀은 환경에서 부호화된 비디오 스트림 전송시 발생된 에러는 비디오 화질에 큰 영향을 줄 수 있다. 본 논문에서 현재 널리 사용되고 있는 H.263 복호화기에서 전송도중 에러가 발생했을 경우 추가적인 데이터 삽입 없이 효율적으로 에러를 은닉한 수 있는 기법에 관하여 제안하였다. 특히 인터프레임 영상에서 손상되거나 손실된 움직임벡터에 대해 시간영역에서 관계가 깊은 이전 프레임에서 손실블록(매크로블록)과 같은 위치에 있는 블록의 움직임벡터와 현재 프레임에서 손실블록과 인접한 블록들의 움직임벡터 정보를 이용하여 손상된 블록에 대해 에러를 은폐시키는 방법을 제안한다. 기본적으로 손상된 매크로블록 주변에 인접한 화소값들을 움직임 벡터 추정에 사용한다.

• Annual Conference of KIPS
• /
• 2021.11a
• /
• pp.320-321
• /
• 2021

블록체인은 모든 참여자가 동일한 원장을 유지하는 분산 원장 기술로써, 신규로 참여하는 블록체인 노드는 원장을 동일하게 유지하기 위한 동기화 절차를 거쳐야 한다. 일반적으로, 동기화는 블록체인 상의 모든 블록을 순차적으로 적용하는 과정을 거처야 함으로 많은 시간이 걸리게 된다. 본 논문에서는 ETRI에서 자체 개발한 PON 기반 블록체인에서 동기화 성능을 개선하기 위해 비잔틴 환경에서 병렬적으로 동기화 요청하는 고속 병렬 동기화 모드와 최신 상태만 동기화하는 최신 상태동기화 모드를 개발하였다. 성능 평가 결과 100,000 개 블록 동기화시 고속 병렬 동기화 모드가 기본 동기화 대비 5 배, 최신 상태 동기화 모드가 기본 동기화 대비 880 배 빠른 것을 확인하였다.

• Journal of the Korea Convergence Society
• /
• v.12 no.3
• /
• pp.9-15
• /
• 2021

With the recent development of 5G and artificial intelligence technologies, it is interested in AIOT technology to collect, process, and analyze information in cloud edge environments. AIIoT technology is being applied to various smart environments, but research is needed to perform fast response processing through accurate analysis of collected information. In this paper, we propose a technique to minimize bandwidth and processing time by blocking the connection processing between AIOT information through fast processing and accurate analysis/forecasting of information collected in the smart environment. The proposed technique generates seeds for data indexes on AIOT devices by multipointing information collected by blockchain, and blocks them along with collection information to deliver them to the data center. At this time, we deploy Deep Neural Network (DNN) models between cloud and AIOT devices to reduce network overhead. Furthermore, server/data centers have improved the accuracy of inaccurate AIIoT information through the analysis and predicted results delivered to minimize latency. Furthermore, the proposed technique minimizes data latency by allowing it to be partitioned into a layered multilayer network because it groups it into blockchain by applying weights to AIOT information.

• Journal of Korea Multimedia Society
• /
• v.11 no.7
• /
• pp.956-965
• /
• 2008

H.264/AVC is the newest video coding standard of ITU-T VCEG and the ISO/IEC MPEG, offering a significant performance improvement over previous video coding standards. However, the computational complexity of H.264/AVC is drastically increased because of new technologies such as intra prediction, variable block size, quarter-pels motion estimation/compensation, etc. In this paper, we propose a fast intra prediction scheme which has two step processing. The first step is a fast block size decision which can be calculated only in one block without considering all cases of $4{\times}4$ block and $16{\times}16$ block. The complexity of the intra prediction can be reduced by using boundary difference values of macroblock. After selecting the block size, we can make mode decision using the neighbouring reference pixels and representative pixels of the block in the second step. The experimental results show that the proposed algorithm saved on the average 41.5% encoding time without any significant PSNR losses.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04b
• /
• pp.538-540
• /
• 2000

프랙탈 이미지 압축을 적용하는 경우 많은 시간을 필요로 하는 블록의 비교과정에서 블록 정보의 효율적인 처리를 위하여 선형으로 연결된 기존의 블록 정보 저장을 tree 구조의 형태로 저장하는 방법을 제안한다. Tree의 형태로 저장된 블록의 정보는 BFS 탐색을 이용하여 참조, 사용되며 이를 tree의 각 node에 분류된 domain 블록의 개수로 표현하여 기존의 전체 탐색과 비교 분석하였다.

• KIPS Transactions on Computer and Communication Systems
• /
• v.3 no.10
• /
• pp.377-382
• /
• 2014

Analysis techniques of the data over time from the mobile environment and IoT, is mainly used for extracting patterns from the collected data, to find meaningful information. However, analytical methods existing, is based to be analyzed in a state where the data collection is complete, to reflect changes in time series data associated with the passage of time is difficult. In this paper, we introduce a method for analyzing multi-block streaming data(AM-MBSD: Analysis Method for Multi-Block Stream Data) for the analysis of the data stream with multiple properties, such as variability of pattern and large capacitive and continuity of data. The multi-block streaming data, define a plurality of blocks of data to be continuously generated, each block, by using the analysis method of the proposed method of analysis to extract meaningful patterns. The patterns that are extracted, generation time, frequency, were collected and consideration of such errors. Through analysis experiments using time series data.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2001.06a
• /
• pp.177-180
• /
• 2001

This paper presents a new fast motion estimation algorithm for video coding. This method classifies blocks in a frame into moving blocks and background blocks, and then searches the best-matched blocks for only moving blocks. Experimental results show the effectiveness of the proposed method.

• Annual Conference of KIPS
• /
• 2012.11a
• /
• pp.645-648
• /
• 2012

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 복호기 설계를 위한 효율적인 SAO(Sample Adaptive Offset)의 하드웨어 구조 설계에 대해 기술한다. SAO는 양자화 등의 손실 압축에 의해 발생하는 정보의 손실을 보상하는 기술이다. 하지만 HEVC의 최대 블록 크기인 $64{\times}64$ 단위를 화소 단위 연산을 수행하기 때문에 높은 연산시간 및 연산량이 요구된다. 따라서 본 논문에서 제안하는 SAO 하드웨어 구조는 $8{\times}8$ 단위를 처리하는 연산기로 구성하여 하드웨어 면적을 최소화하였고, 내부레지스터를 이용하여 $64{\times}64$ 블록 크기를 지원한다. 또한 기존 SAO의 top-down 블록분할 구조에서 down-top 블록분할 구조로 설계하여 연산시간 및 연산량을 최소화 하였다. 제안하는 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC 칩 공정 $0.18{\mu}m$ 셀 라이브러리로 합성한 결과 동작 주파수는 250MHz, 전체 게이트 수는 45.4k 이다.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.12 no.3
• /
• pp.186-191
• /
• 2019

In this paper, we propose a implementation approach of the high-speed feature extraction algorithm. The proposed method is based on the block type classification algorithm which reduces the computation time when target macro block is divided to smooth block type that has no image features. It is quantitatively identified that occurs at 29.5% of the total image using 200 standard test images with $64{\times}64$ macro block size. This means that within a standard test image containing various image information, 29.5% can reduce the complexity of the operation. When the proposed approach is applied to the Canny edge detection, the required latency of the edge detection can be completely eliminated, such as 2D derivative filter, gradient magnitude/direction computation, non-maximal suppression, adaptive threshold calculation, hysteresis thresholding. Also, it is expected that operation time of the feature detection can be reduced by applying block type classification algorithm to various feature extraction algorithms in this way.

• Annual Conference of KIPS
• /
• 2013.11a
• /
• pp.1506-1509
• /
• 2013

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 복호기 설계를 위한 효율적인 in-loop filter의 하드웨어 구조 설계에 대해 기술한다. in-loop filter는 deblocking filter와 SAO로 구성되며, 블록 단위 영상 압축 및 양자화 등에서 발생하는 정보의 손실을 보상하는 기술이다. 하지만 HEVC는 $64{\times}64$ 블록 크기까지 화소 단위 연산을 수행하기 때문에 높은 연산시간 및 연산량이 요구된다. 따라서 본 논문에서 제안하는 in-loop filter의 deblocking filter 모듈과 SAO 모듈은 최소 연산 단위인 $8{\times}8$ 블록 연산기로 구성하여 하드웨어 면적을 최소화하였다. 또한 SAO에서는 $8{\times}8$ 블록의 연산 결과를 내부레지스터에 저장하는 구조로 $64{\times}64$ 블록 크기를 지원하도록 설계하여 연산시간 및 연산량을 최소화 하였다. 제안하는 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC 칩 공정 180nm 셀 라이브러리로 합성한 결과 동작 주파수는 270MHz이고, 전체 게이트 수는 48.9k이다.