• Annual Conference on Human and Language Technology
• /
• 한국정보과학회언어공학연구회 2000년도 제12회 한글 및 한국어 정보처리 학술대회
• /
• pp.368-375
• /
• 2000

품사 태깅 시스템은 자연 언어 처리의 가장 기본이 되는 부분으로 상위 자연 언어 처리 분야인 구문분석, 의미분석의 전처리로 사용되거나, 기계번역, 정보검색이나 음성인식 및 합성 등과 같은 많은 응용 시스템을 위해서도 필요하다. 이렇게 여러 가지 목적을 위해 품사 태깅 시스템은 존재하는데, 각각의 응용을 위해서 최적화된 태깅 시스템을 따로 구성하기도 하고, 하나의 태깅 시스템을 여러 가지 응용을 위해서 사용하기도 한다. 이때, 문제가 되는 것 중에 하나는 각 응용마다 요구하는 품사 태그 세트가 다르다는 것이다. 품사 태그세트가 고정되어 있다면 어떤 응용을 위해서는 사용되는 품사 태그세트가 너무 적어서 문제가 되고, 반대로 품사태그세트가 너무 많아서 시스템의 수행속도가 중요시되는 응용에서 성능저하의 요인이 되기도 한다. 본 논문에서는 하나의 태깅 시스템의 품사태그세트를 조절할 수 있도록 하여 몇 가지 응용시스템에 맞게 최적화시킬 수 있는 방법론을 제시하고 실험을 통해서 시스템의 성능, 유지보수 및 시스템의 여러 리소스 관리 측면에서도 가장 효율적인 방법론임을 입증하고자 한다.

• Journal of KIISE:Software and Applications
• /
• 제27권2호
• /
• pp.157-167
• /
• 2000

As the requirements of a software system become large and complex, it causes some problems such that requirements specification using formal methods becomes larger in its size and less understandable. In order to solve such problems, the concepts of modularity and object are adopted to specify the requirements. In addition, top-down and compositional approach to handle such requirements are also adopted. In our paper, we suggest an object-oriented Petri net, called HOONet, to hierarchically specify and verify the complex requirements by incorporating the concepts of modularity, object, abstraction and refinement into a formal method. Our HOONet method supports the incremental specification and verification of partially described or not yet fully analyzed requirements. We also show the applicability of our method by modeling and verifying the requirements of a reactor safety control system.

• Journal of KIISE:Software and Applications
• /
• 제30권11호
• /
• pp.1015-1024
• /
• 2003

In [1] we proposed a method to generate a test model (GFSM) from a set of scenarios of embedded software. Each scenario describes the interaction sequences for an external input event. Although these external events are generated and accepted alternatively and concurrently by embedded software, we considered only the alternative relations. In this paper, we describe an improved algorithm to generate GFSM from concurrent scenarios, and propose methods to reduce the number of transitions in the GFSM. The first is the synchronous interpretation of message passing instead of asynchronous one considering the real behavior of tasks in embedded software. The others apply the partial order techniques to the GFSM using independent regions. We apply the method to generate a reduced GFSM of embedded software running on a digital TV.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• 제41권6호
• /
• pp.507-515
• /
• 2017

Flexible multibody simulations are widely used in the industry to design mechanical systems. In flexible multibody dynamics, deformation coordinates are described either relatively in the body reference frame that is floating in the space or in the inertial reference frame. Moreover, these deformation coordinates are generated based on the discretization of the body according to the finite element approach. Therefore, the formulation of the flexible multibody system always deals with a huge number of degrees of freedom and the numerical solution methods require a substantial amount of computational time. Parallel computational methods are a solution for efficient computation. However, most of the parallel computational methods are focused on the efficient solution of large-sized linear equations. For multibody analysis, we need to develop an efficient formulation that could be suitable for parallel computation. In this paper, we developed a subsystem synthesis method for a flexible multibody system and proposed efficient parallel computational schemes based on the OpenMP API in order to achieve efficient computation. Simulations of a rotating blade system, which consists of three identical blades, were carried out with two different parallel computational schemes. Actual CPU times were measured to investigate the efficiency of the proposed parallel schemes.

• Proceedings of the Korea Society for Simulation Conference
• /
• 한국시뮬레이션학회 1997년도 춘계 학술대회 발표집
• /
• pp.65-65
• /
• 1997

가입자가 B-ISDN(Broadband Integrated Services Digital Network) 서비스에 대한 shb은 수준의 품질 및 안정적인 서비스 제공을 요구함에 따라, 이러한 서비스를 제공하기 위한 ATM (Asynchronous Transfer Mode) 교환기에 대한 신뢰성 설계의 중요성은 증가하 고 있다. 교환기의 중요한 신뢰성 성능 척도 중의 하나인 연결 절단율 (Cutoff connection rate)은 총 연결시간 동안 절단된 연결수로 정의되며, 연결 절단은 호 설정 (Call setup) 단 계를 지나 서비스 중인 연결이 사용자의 요구가 아닌 시스템의 고장으로 종료될 때 발생한 다. 연결 절단율 추정 문제는 기존의 신뢰도 또는 가용도 예측을 위한 시뮬레이션과는 달리 시스템 구성 유니트들의 고장율, 수리율, 그리고 요구된 연결의 트래픽 특성 부분이 혼합된 문제이다. 따라서, B-ISDN 서비스의 중요한 특징인 다양한 트래픽 특성과 시스템의 구성 (Configuration)을 고려하여 연결 절단율을 해석적인 방법을 통하여 추정하는 데네는 어려 움이 있으며 시뮬레이션에 의한 방법이 적절하다. 본 고에서는 B-ISDN 서비스의 트래픽 특 성과 ATM 교환기의 시스템 구성 및 신뢰도 데이터로부터 시스템의 연결 절단율을 추정하 기 위한 시뮬레이터의 기능 및 구조, 시뮬레이션 수행 결과 등을 제시한다. 시뮬레이터는 AweSim 시뮬레이션과 CUser Written Code를 사용하여 개발하였다. 시뮬레이터의 구성 모듈은 크게 호 도착 모듈, 연결 제어 및 자원 할당 모듈, 유니트 고장 및 수리 모듈, 통계 량 수집 모듈 등으로 구성된다. 개발된 시뮬레이터는 B-ISDN 트래픽 파라메터와 연결 절단 율의 상호 관계 규명 및 시스템 설계 대안 (Design alternatives)에 대한 비교/평가에 활용 된다., 수중생물의 경우는 특히 수온, 수량 영양원등이다.(중략). 본 연구의 접근방법으로는 ASRS의 개념적인 Reference Model을 수립하고 이 Reference Model에 대한 Formal Model로 DEVS(Discrete Event System Specification)을 이용하여 시스템을 Modeling하였다. 이의 Computer Simulation을 위하여 DEVS형식론 환경에서의 Simulation Language인 DEVSim ++ⓒ를 이용하여 시스템을 구현하였다.. 실형 결과로는 먼저 선형 상미분방정식의 예로 mass-damper-spring system, 비선형 상미분방정식의 예로는 van der Pol 방정식, 연립 상미분방정식의 예로는 mixing tank problem 등을 보였으며, 그의 공학에서 일어나는 여러 가지 문제들도 다루었다.화물에 대한 방어력이 증가되어 나타난 결과로 여겨지며, 또한 혈청중의 ALT, ALP 및 LDH활성을 유의성있게 감소시키므로서 감잎 phenolic compounds가 에탄올에 의한 간세포 손상에 대한 해독 및 보호작용이 있는 것으로 사료된다.반적으로 홍삼 제조시 내공의 발생은 제조공정에서 나타나는 경우가 많으며, 내백의 경우는 홍삼으로 가공되면서 발생하는 경우가 있고, 인삼이 성장될 때 부분적인 영양상태의 불충분이나 기후 등에 따른 영향을 받을 수 있기 때문에 앞으로 이에 대한 많은 연구가 이루어져야할 것으로 판단된다.태에도 불구하고 [-wh]의미의 겹의문사는 병렬적 관계의 합성어가 아니라 내부구조를 지니지 않은 단순한 단어(minimal $X^{0}$ elements)로 가정한다. 즉, [+wh] 의미의 겹의문사는 동일한 구성요 소를 지닌 병렬적 합성어([$[W1]_{XO-}$ $[W1]_{XO}$ ]$_{XO}$

• Annual Conference of KIPS
• /
• 한국정보처리학회 2008년도 춘계학술발표대회
• /
• pp.1029-1030
• /
• 2008

FFT(Fast Fourier Transform)는 디지털신호처리에 폭넓게 사용되며 특히 여러 OFDM 시스템에 FFT 처리 과정은 꼭 필요한 부분이다. 본 논문에서는 802.11a W-LAN 에 사용되는 64-point FFT 프로세서를 설계하였다. 설계된 FFT 프로세서는 Radix-$2^3$ 알고리즘을 사용하였으며 저면적복소곱셈기를 사용하여 FFT 프로세서의 면적을 줄이는 방법을 제안한다. 기존의 방식에서 네 개의 실수 곱셈기와 두 개의 덧셈기로 구성되는 복소 곱셈기를 두 개의 실수 곱셈기와 한 개의 덧셈기가 수행하도록 설계하였다. 제안한 FFT 프로세서는 VHDL 로 구현되었고 Quartus 4.2 에서 합성되었다. 합성결과 기존 방식에 비해 약 21%의 면적효율이 발생하였다.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• 제32권2호
• /
• pp.170-176
• /
• 2008

Anti roll bar model for real time multibody vehicle dynamics model has been proposed using kinematic constraint. Anti roll bar have been modeled by kinematic relationship, and mass properties are neglected. Relative angle of torsion bar spring is computed by constraint about drop-link using Newton-Raphson iteration, and then the torque of torsion bar spring can be computed with the angle and torsion spring stiffness. Finally anti roll bar force acting on both knuckle can be calculated. To validate the proposed method, half car simulations of McPherson strut suspension and full car simulations are also carried out comparing with the ADAMS vehicle model with anti roll bar. CPU times are also measured to see the real-time capabilities of the proposed method.

• Journal of the Earthquake Engineering Society of Korea
• /
• 제10권3호
• /
• pp.77-84
• /
• 2006

Unlike homogeneous material structure, the behavior of masonry structure is not perfectly elastic even in the range of small deformations because it is a non-homogeneous and anisotropic composite structural material, consisting of masonry units, mortar, and grout. This paper proposes a simplified way of investigating the evolution of the deformation and damage of the structure subjected to a series of successive ground motions with varying shaking. Especially, the most simple but useful algorithm of Fast Fourier Transformation (FFT) has been adopted to investigate the evolution of the deformation and damage of the structure tested on the shaking table. Moreover, the development of a hi-linear curve for an equivalent SDOF system which is obtained by exploiting the frequency and stiffness relationship was discussed. Finally, some important findings related to inelastic properties of the URM are summarized.

• Journal of KIISE:Computer Systems and Theory
• /
• 제29권7호
• /
• pp.422-430
• /
• 2002

For a time-multiplexed FPGA, a circuit is partitioned into several subcircuits, so that they temporally share the same physical FPGA device by hardware reconfiguration. In these architectures, all the hardware reconfiguration information called contexts are generated and downloaded into the chip, and then the pre-scheduled context switches occur properly and timely. Since the maximum number of the LUT's required in the same time determines the size of the chip used in the synthesis, it needs to be minimized, if possible. Many previous work use their own approaches, which are very similar to either scheduling method in high level synthesis or multi-way circuit partitioning method, to solve the problem. In this paper, we propose a method which estimates the lower bound on the number of LUT's without performing any actual synthesis. The estimated lower bounds help to evaluate the results of the previous work. If the estimated lower bound on the number of LUT's exactly matches the number of LUT's of the result from the previous work, the result must be optimal. In contrast, if they do not match, the following two cases are expected : the more exact lower bound may exist, or we might find the new synthesis result better than the result from the previous work. Experimental results show that our lower bound estimation method is very accurate. In almost al] cases experimented, the estimated lower bounds on the number of LUT's exactly match those of the previous synthesis results respectively, implying that the best results from the previous work are optimal as well as our method predicted the exact lower bound for those examples.

• Journal of Broadcast Engineering
• /
• 제19권5호
• /
• pp.616-626
• /
• 2014

In this paper, we introduce a real-time stereo-to-multiview conversion system using FPGA and GPU. The system is based on two different devices so that it consists of two major blocks. The first block is a disparity estimation block that is implemented on FPGA. In this block, each disparity map of stereoscopic video is estimated by DP(dynamic programming)-based stereo matching. And then the estimated disparity maps are refined by post-processing. The refined disparity map is transferred to the GPU device through USB 3.0 and PCI-express interfaces. Stereoscopic video is also transferred to the GPU device. These data are used to render arbitrary number of virtual views in next block. In the second block, disparity-based view interpolation is performed to generate virtual multi-view video. As a final step, all generated views have to be re-arranged into a single image at full resolution for presenting on the target autostereoscopic 3D display. All these steps of the second block are performed in parallel on the GPU device.