• Journal of the Institute of Electronics and Information Engineers
• /
• v.51 no.5
• /
• pp.114-124
• /
• 2014

HEVC is a state-of-the-art video coding standard developed by JCT-VC. HEVC provides about 2 times higher subjective coding efficiency than H.264/AVC. One of the main goal of HEVC development is to efficiently coding UHD resolution video so that HEVC is expected to be widely used for coding UHD resolution video. Decoding such high resolution video generates a large number of memory accesses, so a decoding system needs high-bandwidth for memory system and/or internal communication architecture. In order to determine such requirements, this paper presents an analysis of the memory access complexity for HEVC decoder. we first estimate the amount of memory access performed by software HEVC decoder on an embedded system and a desktop computer. Then, we present the memory bandwidth models for HEVC decoder by analyzing the data flow of HEVC decoding tools. Experimental results show the software decoder produce 6.9-40.5 GB/s of DRAM accesses. also, the analysis reveals the hardware decoder requires 2.4 GB/s of DRAM bandwidth.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2013.11a
• /
• pp.176-177
• /
• 2013

최신 비디오 부호화 표준인 HEVC는 종래의 H.264/AVC에 비해 높은 부호화 효율을 달성하는 반면, 연산 복잡도 또한 크게 증가하여, 제한된 자원을 가진 휴대 단말에서 고화질 및 고해상도 영상의 실시간 복원이 어려운 문제점이 있다. 이러한 문제를 해결하기 위해, 본 논문에서는 HEVC 복호화기의 연산 복잡도를 감소시키기 위한 저 복잡도의 움직임 보상 기술을 제안한다. 제안 방법은 참조 픽셀 간의 유사성을 측정하여, 유사성이 높은 예측 단위에 대해 간략한 보간 필터를 적용함으로써 HEVC 복화기의 연산 복잡도를 감소시킨다. 실험 결과를 통해 제안 방법은 HEVC 복호화기의 연산 복잡도를 최대 13.5%를 감소시킬 수 있으며, 그에 따른 화질 열화는 약 0.48 dB로 크지 않는 것을 확인하였다. 뿐만 아니라, 제안 방법은 임계값의 조절을 통해 연산 복잡도 조절 복호화기의 실현 가능성을 확인할 수 있었다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2008.11a
• /
• pp.131-134
• /
• 2008

H.264/AVC 부호화 표준은 움직임 벡터를 부호화하기 위해 인접 블록이 가지는 다수의 움직임 벡터 중에서 확률적으로 해당 움직임 벡터와 가장 유사한 중간값을 예측 움직임 벡터로 사용한다. 이러한 방법은 다수의 움직임 벡터 중에서 어떤 움직임 벡터가 예측값으로 사용되었는지에 대한 추가 정보 없이 비트량을 효과적으로 감소시킬 수 있는 장점이 있으나, 중간값을 이용한 예측 움직임 벡터는 해당 움직임 벡터를 부호화하는데 소요되는 비트량을 항상 최소로 만드는 최적 예측값이 아니라는 단점이 있다. 이러한 문제를 해결하기 위해 다수의 인접 블록이 가지는 움직임 벡터 중에서 특정 움직임 벡터가 예측값으로 사용되었는지 표현하는 정보를 복호화기에 알려주도록 하여 항상 최적의 예측 움직임 벡터를 선택함으로써 부호화 효율을 향상시킬 수 있으나, 이에 대한 추가 정보를 부호화해야 하는 문제점이 발생하게 된다. 본 논문에서는 부호화기가 부호화 효율 측면에서 가장 우수한 움직임 벡터를 예측값으로 선택하고, 이를 복호화기가 스스로 예측함으로써 인접 블록이 가지는 다수의 움직임 벡터 중에서 특정 움직임 벡터가 예측값으로 사용되었는지에 대한 정보없이 움직임 벡터 부호화에 소요되는 비트량을 효과적으로 감소시키는 움직임 벡터 부호화 방법을 제안한다. 제안한 부호화기는 율-왜곡 측면에서 가장 우수한 예측 움직임 벡터를 선택하고, 복호화기는 부호화기가 선택한 예측 움직임 벡터를 정합 기술을 사용하여 스스로 예측한다. 실험 결과는 제안 방법이 QCIF 및 CIF 영상에서 약 2.2%의 전체 비트량을 감소시킬 수 있음을 보여준다.

• Journal of Broadcast Engineering
• /
• v.12 no.2
• /
• pp.159-176
• /
• 2007

In the paper, we implemented a software system that encodes XML instance documents conforming to a schema document according to the MPEG-7 BiM compression method, and decodes the encoded documents vice versa. We designed software structures of BiM encoder and decoder as class hierarchies, and then implemented the structures. The implemented BiM encoder shows a compression ratio of 9.44% on the average. The BiM encoder is a general-purpose XML compressor that can encode any instance documents conforming to a schema document described in XML Schema language including the MPEG-7 schema. The BiM encoder thus can be used in many application fields including digital broadcasting environment, where encoding XML instance documents is needed.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2015.11a
• /
• pp.110-113
• /
• 2015

SHVC(Scalable High efficiency Video Coding)는 다양한 멀티미디어 서비스 환경에서 높은 코딩 효율을 위해 공간적, 시간적, 화질적 스케일러빌리티를 이용한 표준 기술이다. SHVC는 멀티-계층 부/복호화를 수행하기 때문에 싱글-계층인 HEVC(High Efficiency Video Coding) 보다 추가적인 복잡도를 요구한다. 본 논문에서는 SHVC 복호화기의 복잡도를 분석하고 SHVC 복호화기에서 높은 복잡도를 차지하는 프레임 기반 업샘플링을 PU 기반 On-the-fly 업샘플링(On-the-fly Up-sampling) 방법과 SIMD 연산을 통해 고속화 한다. 제안하는 알고리즘이 적용된 SHVC 복호화기는 기존 SHVC 복호화기의 복호화 시간보다 평균 1.23배 고속화 성능을 보이며 업샘플링의 복잡도가 24.7%에서 1.9%로 감소하였다. On-the-fly 업샘플링 과정은 기존 프레임 레벨 업샘플링 과정 대비 평균 90.3% 수행시간 감소율을 보인다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2016.06a
• /
• pp.359-360
• /
• 2016

본 논문에서는 초고화질의 비디오 실시간 복호화를 위해 HEVC(High Efficiency Video Coding)에서 지원하는 병렬화 기술인 Slice와 Tile 기술을 이용하여 초고해상도 영상에 대한 복호화기 병렬화 성능을 비교한다. Slice와 Tile은 분할 데이터간 의존성이 존재하지 않으므로 분할된 데이터를 다중 스레드에 할당하여 데이터-레벨 병렬화를 수행하였다. 실험 결과에서는 병렬화된 복호화기 성능이 기존 순차 복호화기에 비해 최대 2.08배 고속화 되었고, 분할 데이터 수가 증가하여도 화질 손실이 거의 없는 결과를 보인다.

• Journal of IKEEE
• /
• v.20 no.3
• /
• pp.326-329
• /
• 2016

HEVC CABAC encoder performs binary arithmetic encoding after syntax elements are converted into binary values. Therefore, in HEVC CABAC decoder, binarized syntax elements from binary arithmetic decoder should be de-binarized into original syntax elements in the de-binarizer. In this paper, a HEVC CABAC de-binarizer architecture was proposed and implemented. It consists of a controller that analyzes and merges binarized syntax elements and an engine that converts merged binarized syntax elements into original syntax elements. The designed de-binarizer was described in Verilog HDL and it was synthesized and verified in 0.18um process technology. Its gate count and maximum operating frequency are 3,114 gates and 220 MHz, respectively.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 1999.11b
• /
• pp.59-63
• /
• 1999

본 논문에서는 국제 표준화기구(ISO) 산하의 동영상 전문가 그룹(MPEG)의 오디오 압축방법들중 하나인 MPEG-I layer 3의 복호화기를 고정 소수점으로 변환한 후, OalkDSPCore$\circledR$를 기반으로 전 과정을 어셈블리어로 실시간 구현하였다. 실시간 구현에 사용된 OakDSPCor$\circledR$는 DSPGroup사에서 개발된 저전력 소비형 16-비트 고정소수점 DSPCore로서 40MIPS의 성능을 가지고 있으며, 음성/오디오, 통신, 디지털 셀룰라폰 같은 소비자의 맞게 ASIC화할 수 있는 장점을 가지고 있다. 구현된 MP3 복호화기는 약33 MIPS의 복잡도를 나타내며, 사용된 메모리양은 프로그램 ROM 3.1Kwords, 데이터 ROM(table)10.82Kwords 및 RAM6.1Kwords이다. 구현된 MP3 복호화기는 OMNI-MEDIASOUND에서 제공하는 4개의 test 벡터들을bit-exact하게 통과하였다.

• Journal of Broadcast Engineering
• /
• v.16 no.1
• /
• pp.133-143
• /
• 2011

In this paper, a complexity-balancing algorithm is proposed for distributed video coding based on entropy coding. In order to reduce complexity of DVC-based decoders, the proposed method employs an entropy coder instead of channel coders and the complexity-balancing method is designed to improve RD performance with minimal computational complexity. The proposed method performs motion estimation in the decoder side and transmits the estimated motion vectors to the encoder. The proposed encoder can perform more accurate refinement using the transmitted motion vectors from the decoder. During the motion refinement, the optimal predicted motion vectors are decided by the received motion vector and the predicted motion vectors and complexity load of block is allocated by adjusting the search range based on the difference between the received motion vector and the predicted motion vectors. The computational complexity of the proposed encoder is decreased 11.9% compared to the H.264/AVC encoder and that of the proposed decoder are reduced 99% compared to the conventional DVC decoder.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.30 no.5C
• /
• pp.371-381
• /
• 2005

In this paper, we propose an advanced hardware architecture for the CAVLC entropy encoder/decoder engine for real time video compression. The CAVLC (Context-based Adaptive Variable Length Coding) is a lossless compression method in H.264/AVC and it has high compression efficiency but has computational complexity. The reference memory size is optimized using partitioned storing method and memory reuse method which are based on partiality of memory referencing. We choose the hardware architecture which has the most suitable one in several encoder/decoder architectures for the mobile devices and improve its performance using parallel processing. The proposed architecture has been verified by ARM-interfaced emulation board using Altera Excalibur and also synthesized on Samsung 0.18 um CMOS technology. The synthesis result shows that the encoder can process about 300 CIF frames/s at 150MHz and the decoder can process about 250 CIF frames/s at 140Mhz. The hardware architectures are being used as core modules when implementing a complete H.264/AVC video encoder/decoder chip for real-time multimedia application.