• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2008.11a
• /
• pp.267-270
• /
• 2008

H.264|AVC는 인트라 부호화 효율을 높이기 위해 공간 영역에서 주변 화소를 이용하여 다양한 방향에 대한 율-왜곡 최적화 기법을 사용하여 최적의 인트라 예측 모드를 선택한다. 하지만 율-왜곡 최적화 기법을 사용함에 따라 인트라 부호화에 높은 복잡도가 필요하게 되었다. 따라서 본 논문에서는 인트라 예측 모드 결정의 연산 복잡도를 감소시키고자 사전에 인트라 4x4 예측 모드들의 SATD(Sum of Absolute Transform Difference)를 계산하여 조기에 최우선 모드(Most Probable Mode)를 선택하는 방법을 제안하고, SATD의 값에 따라 제한된 후보 모드에 대해서만 율-왜곡 최적화를 수행하여 연산 복잡도를 감소하는 방법을 제안한다. 또한 Vertical, Horizontal 그리고 DC모드는 인트라 $4{\times}4$와 인트라 $16{\times}16$의 공통적인 모드이므로 인트라 $4{\times}4$에서 계산되어진 SATD값을 이용하여 인트라 $16{\times}16$에서의 SAD 계산 복잡도를 줄이는 방법을 제안한다. 본 논문에서 제안하는 빠른 인트라 예측 모드 결정 기법은 연산 복잡도는 평균 61.4% 감소 시킨 반면 부호화 손실은 평균 3.09%에 불과하였다.

• The Transactions of the Korea Information Processing Society
• /
• v.7 no.11
• /
• pp.3544-3555
• /
• 2000

매칭방법은 기하 및 입체 모델링에서 재단 곡면과 이들에 대한 부울 연산에 사용되는 기초적인 연산이다. 그러나 매칭연산은 부드러움을 정확하게 표현하는데 고 차수의 미분계수 제약조건으로 인하여 많은 계산량이 필요할 뿐만 아니라 곡면상의 여러 점을 동시에 선택하여 이동하였을 때, 곡면표현에 사용되는 복잡한 함수식으로 인하여 일반해를 구하기 어려운 단점을 가진다. 본 논문은 분수식에 의하여 RMC(Rotation-Minimizing Curve)을 정의하고 이를 이용하여 자유 형태 곡면간에 변형 매칭 방법을 제안한다. RMC는 매칭곡선과 곡면의 접선벡터, 회전벡터, 곡률의 변화율과 같은 기하학적 기법을 기반으로 한다. 제안한 방법은 입력으로 주어지는 곡면의 기하학적 복잡도와는 무관하게 매칭을 수행할 수 있으며 수행 성능은 계산된 매칭 곡선의 복잡도에 의해서만 좌우된다. 또한 곡선 표현에 사용된 값들을 정의된 매칭 곡선식에 그대로 적용할 수 있었으므로 최적화 응용 문제에 효율적으로 적용할 수 있다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2011.11a
• /
• pp.49-52
• /
• 2011

본 논문에서는 구간선형 모델을 적용하여 낮은 복잡도를 가지는 LSC(Lens-Shading Correction) 알고리즘을 제안한다. 제안한 알고리즘은 각 화소와 렌즈 중심점으로부터 거리를 정수형으로 계산하고, 이 정수를 거리에 대한 LSC 이득값이 저장된 LUT(Look-Up Table)에 대한 주소로 적용하여, 입력 화소 값에 곱함으로써 LSC를 수행한다. 거리를 구하려면 제곱근 회로가 추가되어야 한다. LUT에 저장된 이득값은 원점으로부터의 거리에 대한 평균 이득값을 저장하고 있기 때문에, 제곱근 계산에 높은 정밀도를 할애하여도 LSC 보상된 영상의 화질에 미치는 영향은 높지 않으므로 정수형 제곱근 연산을 수행한다. 제곱근 계산은 구간 선형화하여 단지 덧셈과 쉬프트 연산만으로 제곱근 연산을 완료할 수 있도록 간략화 하였다. 제안한 알고리즘을 양산 중인 일반 카메라 모듈에 적용한 결과, 카메라모듈 제조업체의 LSC 평가 기준을 상회하는 수준으로 나타나며, 구현될 하드웨어 복잡도가 매우 낮아서 모바일 카메라 구현에 매우 적합하다.

• Annual Conference of KIPS
• /
• 2002.04a
• /
• pp.11-14
• /
• 2002

분산 공간 데이터베이스 시스템에서 자주 수행되는 공간 죠인 질의는 공간 데이터의 특징인 대용량성과 복잡성으로 인하여 공간 연산 수행시 연간을 수행하는 서버의 CPU 및 디스크 I/O상의 과부하를 일으킨다. 본 논문은 이러한 분산 광간 데이터베이스 시스템에서 수행 비용이 많이 드는 원격 사이트간의 공간 죠인 질의를 병렬적이며 연쇄적으로 수행하는 기법을 제안한다. 본 기법은 공간 죠인 연산의 대상이 되는 릴레이션들을 공간 연산의 특성에 따라 순서화하고, 그 중 최하위의 죠인에 참여하는 릴레이션들 중 하나를 이등분 하는 방법으로 공간 죠인 연산을 분리한 추, 질의 수행에 참여하는 두 서버에게 죠인 연산을 분배한다. 각 서버는 분할된 공간 죠인 연산을 동시에 연쇄적으로 저리하고 결과를 병합하여 최종 죠인 결과를 생성한다. 본 기법은 릴레이션을 분할하여 죠인을 수행함으로써 공간 연산에 참여하는 객체의 수를 절반으로 줄이며 R-Tree 등의 공간 인덱스 탐색 횟수와 그 범위를 감소시킨다. 또한 연쇄적인 질의 처리로 죠인의 결과인 임시 릴레이션을 생성하지 않으므로 대용량의 데이터에 대한 복잡한 질의에 대해서도 제한 없이 수행한다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2004.05a
• /
• pp.45-45
• /
• 2004

B-rep 기반의 솔리드 복원 기법은 비교적 복잡한 물체의 경우에도 복원이 잘 되지만, 후보면의 수가 증가함에 따라 탐색 공간 및 시간이 기하급수적으로 늘어나는 단점이 있다. 빈번한 조합 탐색과 복잡한 기하 연산으로 인해 도면이 복잡해질수록 복원 효율성이 떨어지고, 모호성이 발생하는 문제가 있다. 그러나, 이차 곡면을 포함하는 복잡한 물체에 대해서도 복원이 가능하므로 복원 대상 범위가 넓다고 할 수 있다. CSG 기반의 솔리드 복원 기법은 세 투영면에서 돌출 시킨 각각의 솔리드를 서로 교차시켜서 3차원 물체를 복원하는 방법으로, 복잡한 조합 탐색이나 기하 연산 작업을 하지 않게 때문에 비교적 효율적인 복원이 가능하다.(중략)

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.40 no.6
• /
• pp.24-30
• /
• 2003

This study focuses on the arithmetical methodology and hardware implementation of low system-complexity A $B^2$＋C operator over GF(2$^{m}$ ) using the irreducible AOP of degree m. The proposed parallel-in parallel-out operator is composed of CS, PP, and MS modules, each can be established using the array structure of AND and XOR gates. The proposed multiplier is composed of (m＋1)$^2$ 2-input AND gates and (m＋1)(m＋2) 2-input XOR gates. And the minimum propagation delay is $T_{A}$ ＋(1＋$\ulcorner$lo $g_2$$^{m}$ $\lrcorner$) $T_{x}$ . Comparison result of the related A $B^2$＋C operators of GF(2$^{m}$ ) are shown by table, It reveals that our operator involve more lower circuit complexity and shorter propagation delay then the others. Moreover, the interconnections of the out operators is very simple, regular, and therefore well-suited for VLSI implementation.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.10
• /
• pp.61-69
• /
• 2009

This paper presents the design results of a low complexity and high throughput LDPC encoder structure. In order to solve the high complexity problem of the LDPC encoder, a simplified matrix-vector multiplier is proposed instead of the conventional complex matrix-vector multiplier. The proposed encoder also adopts a partially parallel structure and performs column-wise operations in matrix-vector multiplication to achieve high throughput. Implementation results show that the proposed architecture reduces the number of logic gates and memory elements by 37.4% and 56.7%, compared with existing five-stage pipelined architecture. The proposed encoder also supports 800Mbps throughput at 40MHz clock frequency which is improved about three times more than the existing architecture.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.33 no.2
• /
• pp.223-233
• /
• 2023

Gauss Sieve is an algorithm for solving SVP and requires exponential time and space complexity. The terminationcondition of the Sieve is determined by the size of the constructed list and the number of collisions related to space complexity. The term 'collision' refers to the state in which the sampled vector is reduced to the vector that is already inthe list. if collisions occur more than a certain number of times, the algorithm terminates. When executing previous algorithms, we noticed that unnecessary operations continued even after the shortest vector was found. This means that the existing termination condition is set larger than necessary. In this paper, after identifying the point where unnecessary operations are repeated, optimization is performed on the number of operations required. The tests are conducted by adjusting the threshold of the collision that becomes the termination condition and the distribution in whichthe sample vector is generated. According to the experiments, the operation that occupies the largest proportion decreased by62.6%. The space and time complexity also decreased by 4.3 and 1.6%, respectively.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.40 no.3
• /
• pp.145-151
• /
• 2003

This study focuses on the hardware implementation of fast and low-complexity multiplier over GF(2$^{m}$ ). Finite field multiplication can be realized in two steps: polynomial multiplication and modular reduction using the irreducible polynomial and we will treat both operation, separately. Polynomial multiplicative operation in this Paper is based on the Permestzi's algorithm, and irreducible polynomial is defined AOP. The realization of the proposed GF(2$^{m}$ ) multipleker-based multiplier scheme is compared to existing multiplier designs in terms of circuit complexity and operation delay time. Proposed multiplier obtained have low circuit complexity and delay time, and the interconnections of the circuit are regular, well-suited for VLSI realization.

• Information and Communications Magazine
• /
• v.31 no.9
• /
• pp.58-64
• /
• 2014

한국표준과학연구원 (Korea Institute of Standards & Science, KRISS)에서 수년간 수행한 연구를 중심으로 단일광자 기반 양자연산에 대해서 알아본다. 자발매개하향변환에 의한 광자쌍 발생에서 생성된 얽힘으루부터 복잡한 얽힘구조를 만들고 이용해서 양자연산까지 실행하는 과정을 살펴본다.