• 제목/요약/키워드: 병렬 통신

검색결과 1,126건 처리시간 0.027초

초광대역 마이크로스트립 안테나의 설계와 제작에 관한 연구 (A study on the Design and Fabrication of Microstrip Array Antenna for Ultra Wideband Applications)

  • 함민수;최병하
    • 한국항해항만학회지
    • /
    • 제31권6호
    • /
    • pp.503-507
    • /
    • 2007
  • 본 논문에서는 UWB(ultra wideband) 무선통신 응용을 위해 3GHz의 광대역 무지향성 마이크로스트립 패치 배열 안테나를 구현하였다. $7.2{\sim}10.2GHz$의 광대역의 밴드를 만족시키기 위해 다중공진 안테나가 설계되었고, 각 공진주파수는 600MHz의 간격을 가지고 7.5, 8.1, 8.7, 9.3, 그리고 9.9GHz의 5개 중심주파수로 분리하였고 광대역 특성을 위해, 각 중심주파수에서 U-slot 안테나가 각각 설계되었다. 설계된 5개의 U-slot 안테나는 3GHz의 대역폭의 다중공진을 위해 병렬로 연결되었고, 임피던스 정합 과정은 7.5GHz 패치안테나와 8.1GHz 패치안테나의 중심주파수인 7.8GHz를 적용하여 전송 선로를 구한 후 같은 방법으로 전송 선로 임피던스 정합을 하여 광대역 매칭 회로가 되도록 설계하였다. 안테나 제작에 이용된 PCB 기판의 비유전율, 기판높이, 손실은 각각 ${\epsilon}_r= 4.8,\;h=0.6$ 그리고 손살탄젠트는 0.0009였다. 제작된 안테나의 방사패턴과 이득은 5개의 중심주파수에서 $1.46{\sim}4.08dBi$의 이득을 나타내었다.

실행시간 추정 가능한 RTOS 시뮬레이터의 구현 (Implementation of RTOS Simulator With Execution Time Estimation)

  • 김방현;류성준;김종현;남영광;이광용
    • 한국시뮬레이션학회:학술대회논문집
    • /
    • 한국시뮬레이션학회 2002년도 춘계학술대회논문집
    • /
    • pp.125-129
    • /
    • 2002
  • 실시간 운영체제(Real-Time Operating System: 이하 RTOS라 함) 개발환경에서 제공하는 도구 중에 하나인 RTOS 시뮬레이터는 타겟 하드웨어가 호스트에 연결되어 있지 않아도 호스트에서 응용프로그램의 개발과 디버깅을 가능하게 해주는 타겟 시뮬레이션 환경을 제공해 줌으로서, 개발자로 하여금 빠른 시간 내에 응용프로그램을 개발할 수 있도록 지원하며 하드웨어 개발이 완료되기 전에도 응용프로그램을 개발할 수 있게 해 준다. 그러한 이유로 현재 대부분의 상용 RTOS 개발환경에서는 RTOS 시뮬레이터를 제공하고 있다. 그러나 현재 상용 RTOS 시뮬레이터들은 대부분 RTOS의 기능적인 부분들만 호스트에서 동작하도록 구현되어 있어서 RTOS나 RTOS 응용프로그램이 실제 타겟에서 실행될 때의 실질적인 시간 추정이 불가능하다. 이러한 문제점은 실시간 시스템이 정해진 시간 내에 결과를 출력해야 하는 시스템임을 감안한다면 RTOS 시뮬레이터의 가장 큰 결점이 되기 때문에 실행시간 추정 기능을 가지면서 실용화도 가능한 RTOS 시뮬레이터가 필요하다. 본 연구에서는 이러한 문제점을 해결하여 RTOS와 RTOS 응용프로그램이 실제 타겟에서 처리될 때의 실행시간 추정이 가능하고 상용화가 가능한 기계 명령어 기반(machine instruction-based)의 RTOS 시뮬레이터를 연구 개발하였다. 나아가 실행시간의 주요 요소인 파이프라인과 캐쉬의 영향도 고려함으로서 실행시간 추정의 정확도를 향상시켰다 본 연구에서 사용된 RTOS는 한국전자통신연구원(ETRI)에서 2000년에 개발된 Q+이고, Q+가 동작하는 타겟 하드웨어는 ARM 계열의 StrongARM SA-110 마이크로프로세서와 21285 주제어기가 장착된 EBSA-285 보드이다. 측정하면서 수행하였다. 검증 결과 random 상태에서는 문헌자료에 부합되는 예측결과를 보여주었으나, intermediate와 constant 상태에서는 문헌보다 다소 낮은 속도를 보여주었다 이러한 속도차는 추후 현장 데이터를 수집하여 보다 실질적인 검증을 통하여 조정되어야 할 것으로 판단된다.지발광(1.26초)보다 구애발광(1.12초)에서 0.88배 감소하였고, 암컷에서 정지발광(2.99초)보다 구애발광(1.06초)에서 0.35배 감소하였다. 발광양상에서 발광주파수는 수짓의 정지발광에서 0.8 Hz, 수컷 구애발광에서 0.9 Hz, 암컷의 정지발광에서 0.3 Hz, 암컷의 구애발광에서 0.9 Hz로 각각 나타났다. H. papariensis의 발광파장영역은 400 nm에서 700 nm에 이르는 모든 영역에서 확인되었으며 가장 높은 첨두치는 600 nm에 있고 500에서 600 nm 사이의 파장대가 가장 두드러지게 나타났다. 발광양상과 어우러진 교미행동은 Hp system과 같은 결과를 얻었다.하는 방법을 제안한다. 즉 채널 액세스 확률을 각 슬롯에서 예약상태에 있는 음성 단말의 수뿐만 아니라 각 슬롯에서 예약을 하려고 하는 단말의 수에 기초하여 산출하는 방법을 제안하고 이의 성능을 분석하였다. 시뮬레이션에 의해 새로 제안된 채널 허용 확률을 산출하는 방식의 성능을 비교한 결과 기존에 제안된 방법들보다 상당한 성능의 향상을 볼 수 있었다., 인삼이 성장될 때 부분적인 영양상태의 불충분이나 기후 등에 따른 영향을 받을 수 있기 때문에 앞으로 이에 대한 많은 연구가 이루어져야할 것으로 판단된다.태에도 불구하고 [-wh]의미의 겹의문사는 병렬적 관계의 합성어가 아니라 내부구조를 지니지 않은 단순한 단어(minimal $X^{0}$

  • PDF

능동부하 스위치 구동 회로를 이용한 12비트 80MHz CMOS D/A 변환기 설계 (A 12Bit 80MHz CMOS D/A Converter with active load inverter switch driver)

  • 남태규;서성욱;신선화;주찬양;김수재;이상민;윤광섭
    • 대한전자공학회논문지SD
    • /
    • 제44권8호
    • /
    • pp.38-44
    • /
    • 2007
  • 본 논문에서는 무선통신용 송신기에 적용 가능한 12비트 80MHz 전류구동 방식의 D/A 변환기를 설계하였다. 제안된 회로는 3비트 온도계 디코더 회로 4개를 병렬 연결한 혼합형 구조를 채택하였다. 제안된 D/A 변환기는 0.35um CMOS n-well 디지털 표준 공정을 사용하여 구현하였으며, 측정된 INL/DNL은 ${\pm}1.36SB/{\pm}0.62LSB$ 이하이며, 글리치 에너지는 $46pV{\cdot}s$이다. 샘플링 주파수 80MHz, 입력 주파수 19MHz에서 SNR과 SFDR은 58.5dB, 64.97dB로 측정되었다. 전력소모는 99mW로 나타났다. 본 논문에서 구현한 12비트 80MHz 전류구동 혼합구조 D/A 변환기는 고속, 고해상도의 성능을 필요로 하는 다양한 회로에 응용과 적용이 가능하다.

SoC 기반 상황인식 시스템 구조 (An SoC-based Context-Aware System Architecture)

  • 손봉기;이건명;김종태;이승욱;이지형;전재욱;조준동
    • 한국지능시스템학회논문지
    • /
    • 제14권4호
    • /
    • pp.512-516
    • /
    • 2004
  • 상황인식(context-aware)은 인간-컴퓨터 상호작용의 단점을 극복하기 위한 방범으로써 많은 주목을 받고 있다. 이 논문에서는 SoC(System-on-a-Chip)로 구현될 수 있는 상황인식 시스템 구조를 제안한다. 제안한 구조는 센서 추상화, 컨텍스트 변경에 대한 통지 메커니즘, 모듈식 개발, if-then 규칙을 이용한 쉬운 서비스 구성과 유연한 상황인식 서비스 구현을 지원한다. 이 구조는 통신 모듈, 처리 모듈, 블랙보드를 포함하는 SoC 마이크로프로세서 부분과 규칙 기반 시스템 모듈을 구현한 하드웨어로 구성된다. 규칙 기반 시스템 하드웨어는 모든 규칙의 조건부에 대해 매칭 연산을 병렬로 수행하고, 규칙의 결론부는 마이크로프로세서에 내장된 행위 모듈을 호출함으로써 작업을 수행한다. 제안한 구조의 SoC 시스템의 규칙의 매칭부분은 SystemC SoC 개발 환경에서 설계하여 구조의 타당성을 확인하였고, 마이크로프로세서에 내장될 행위모듈에 대해서는 소프트웨어적으로 타당성을 확인하였다. 제안한 SoC 기반의 상황인식 시스템 구조는 주거 환경에서 컨텍스트를 인식하여 노인을 보조하는 지능형 이동 로봇 등에 적용될 수 있을 것으로 기대된다.

다중 사용자 CDMA 통신 시스템에서 프리코딩 기법을 사용한 2진 정진폭 시스템 설계 (Design of Binary Constant Envelope System using the Pre-Coding Scheme in the Multi-User CDMA Communication System)

  • 김상우;유흥균;정순기;이상태
    • 한국전자파학회논문지
    • /
    • 제15권5호
    • /
    • pp.486-492
    • /
    • 2004
  • 본 논문에서는 기존의 CDMA 시스템에서 다중사용자 데이터 전송에 의해 발생하는 높은 PAPR 문제를 해결하기 위하여 pre-coding 기법을 이용한 2진 constant amplitude CDMA(CA-CDMA) 방식을 새롭게 제안한다. 제안하는 CA-CDMA의 기초인 4-user CA-CDMA 기법은 4명의 사용자에 대해 binary 크기의 신호를 출력하는 시스템이며, 이는 parity 신호를 이용하여 항상 $\pm$2의 크기를 갖고 길이가 4인 신호를 출력한다. Parity 신호는 입력되는 4명의 사용자 신호를 XOR한 신호로써 사용자들의 신호와 함께 전송되므로 별도의 부가채널을 필요로 하지 않으며, 수신단에서 쉽게 복원될 수 있다. 한편, 시스템 사용자 수의 확장은 4-user CA-CDMA를 반복 사용함으로써 이루어질 수 있다. 예로써 16-user의 경우, 4개의 4-user CA-CDMA를 병렬로 배치하고 각각의 4-user CA-CDMA에서 출력되는 신호를 다시 하나의 4-user CA-CDMA에 입력함으로써 쉽게 구현될 수 있다. 이는 각 4-user CA-CDMA의 출력 신호 역시 binary 신호이기에 가능하며, 동일한 방법으로 64-user, 256-user에 대해서도 2진 constant amplitude를 만족하는 출력 신호를 얻을 수 있다. 결국, 본 논문에서 제안하는 CA-CDMA는 코드율이 1이므로 전송속도나 대역폭 변화가 없으며, 항상 constant한 즉, PAPR이 항상 0 ㏈인 신호의 출력하여, 다중 사용자 전송에서도 비선형 HPA에 의한 왜곡을 방지하고 전력효율을 최대화 할 수 있다. 시뮬레이션 성능확인 결과, 기존의 CDMA가 다중 레벨의 크기를 갖는 신호를 출력하는데 반해, 제안된 2진 CA-CDMA는 항상 binary 레벨로서 신호를 출력함을 알 수 있으며, 비선형 HPA를 고려하였을 때 BER(bit error rate)이 크게 증가하는 일반 CDMA와 달리, 제안된 2진 CA-CDMA의 BER은 전혀 변하지 않음을 알 수 있다.

다중 언폴딩 기법을 이용한 SHA-1 해쉬 알고리즘 고속 구현 (Implementation of High-Throughput SHA-1 Hash Algorithm using Multiple Unfolding Technique)

  • 이은희;이제훈;장영조;조경록
    • 대한전자공학회논문지SD
    • /
    • 제47권4호
    • /
    • pp.41-49
    • /
    • 2010
  • 본 논문은 다중 언폴딩 기법을 이용한 고속 SHA-1 해쉬 알고리즘 구현 방법을 제시하였다. 제안된 SHA-1 해쉬 구조는 알고리즘의 반복적인 단계 연산을 언폴딩한 후 연산의 순서를 재 배열하고, 임계경로에 포함된 연산의 일부를 이전 단계에서 선행연산하여 임계경로의 길이를 줄였다. 제안된 SHA-1 해쉬 구조는 최대 118 MHz의 동작주파수에서 5.9 Gbps 처리량을 나타낸다. 이는 기존의 SHA-1 보다 전송량이 26% 증가하였고, 회로 크기가 32% 감소하는 결과를 얻었다. 또한 이 논문에서는 여러 개의 SHA-1 모듈을 시스템 레벨에서 병렬로 연결하여 여러 개의 SHA-1을 다중 처리하여 고속화를 할 수 있는 모델을 제안했다. 이 모델은 하나의 SHA-1을 사용하는 것보다 빠르게 데이터를 처리할 수 있고 입력되는 데이터의 최소한의 지연으로 처리 가능하다. 제안된 모델은 입력되는 데이터가 지연 없이 처리 되도록 하기 위해 필요로 하는 SHA-1의 FPGA 수를 구할 수도 있다. 고속화된 SHA-1은 압축된 메시지에 유용하게 사용될 수 있고 모바일 통신이나 인터넷 서비스 등의 강한 보안에 널리 이용가능하다.

UML 기반 점검 프로그램 설계 방법에 관한 연구 (A Study on Architecture of Test Program based UML)

  • 김병용;장정수;반창봉;이효종;양승열
    • 전자공학회논문지
    • /
    • 제49권10호
    • /
    • pp.217-230
    • /
    • 2012
  • 본 논문에서는 하드웨어 장비의 성능 및 기능을 검증하기 위한 방법으로 시험장비와 하드웨어 장비간의 연동시험을 하기 위한 점검 프로그램 설계 방법을 제안한다. 제안하는 점검 프로그램은 장비 스트레스를 최악의 조건에서 기능을 검증하여 사전에 고장 유무를 확인하고 수리함으로써, 비행체에 탑재하여 발생하는 고장률을 최소화하는 방안이다. 그리고 UML을 이용하여 객체 지향적으로 소프트웨어를 설계함으로써 다른 장비에 쉽게 적용할 수 있다. 점검 프로그램은 Architecture package와 Hardware package로 구성되어 있다. Architecture package는 시스템 관리, 로그분석, 메시지 수신 및 분석하는 역할을 한다. 시스템 관리에서 사용하는 메시지는 점검하기 위한 정보를 정의하고, 정의된 메시지는 이더넷으로 시험장비와 송수신한다. Hardware package는 점검해야 하는 하드웨어 및 시스템 관련 하드웨어를 관리하는 역할을 한다. 점검해야 하는 하드웨어는 내부 점검과 송수신 점검으로 구별되어 있다. 내부 점검은 하드웨어 자체적으로 점검하여 그 결과를 시험장비로 전송하는 방법이다. 송수신 점검은 통신디바이스 점검으로써 데이터를 전송하거나 수신하여 점검하는 방법이다. 모든 점검은 병렬적으로 점검함으로써 최악의 조건에서 장비의 고장유무를 확인한다. 시험한 결과는 약 1시간 동안에 디바이스들은 적게는 482번에서 많게는 15003번 점검하는 것을 확인하였다. 점검 프로그램은 하드웨어 장비의 신뢰성을 검증하는 환경/EMI 시험에 사용한다.

ML-AHB 버스 매트릭스 구현 방법의 개선 (An Improvement of Implementation Method for Multi-Layer AHB BusMatrix)

  • 황수연;장경선
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제32권11_12호
    • /
    • pp.629-638
    • /
    • 2005
  • 시스템 온 칩 설계에서 온 칩 버스는 전체 시스템의 성능을 결정하는 중요한 요소이다. 특히 프로세서, DSP 및 멀티미디어 IP와 같이 보다 높은 버스 대역폭을 요구하는 IP가 사용될 경우 온 칩 버스의 대역폭 문제는 더욱 심각해진다. 이에 따라 최근 ARM 사에서는 고성능 온 칩 버스 구조인 ML-AHB 버스 매트릭스를 제안하였다. ML-AHB 버스 매트릭스는 시스템 내의 다중 마스터와 다중 슬레이브간의 병렬적인 접근 경로를 제공하여 전체 버스 대역폭을 증가시켜주고, 최근 많은 프로세서 요소들을 사용하는 휴대형 기기 및 통신 기기 등에 적합한 고성능 온 칩 버스 구조이다. 하지만 내부 컴포넌트인 입력 스테이지와 무어 타입으로 구현된 중재 방식으로 인해 마스터가 새로운 전송을 수행할 때 또는 슬레이브 레이어를 변경할 때 마다 항상 1 클럭 사이클 지연 현상이 발생된다. 본 논문에서는 이러한 문제점을 해결하기 위해 기존 ML-AHB 버스 매트릭스 구조를 개선하였다. 기존 버스 매트릭스 구조에서 입력 스테이지를 제거하고, 개선된 구조에 적합하도록 중재 방식을 변경하여 1 클럭 사이클 지연 문제를 해결하였다. 개선된 결과 4-beat incrementing 버스트 타입으로 다수의 트랜잭션을 수행할 경우, 기존 ML-AHB 버스 매트릭스에 비해 전체 버스 트랜잭션 종료 시간 및 평균 지연 시간이 각각 약 $20\%,\;24\%$ 정도 짧아졌다. 또한 FPGA의 슬라이스 수는 기존의 ML-AHB 버스 매트릭스보다 약 $22\%$ 정도 감소하였고, 클럭 주기도 약 $29\%$ 정도 짧아졌다.

폐쇄형 식물공장내 태양광 파이버를 이용한 상추 재배효과 (Effects of Lettuce Cultivation Using Optical Fiber in Closed Plant Factory)

  • 이상규;이재수;원진호
    • 생물환경조절학회지
    • /
    • 제29권2호
    • /
    • pp.105-109
    • /
    • 2020
  • 본 연구는 태양광 기반으로 인공광 병렬 광공급 시스템을 개발하고 상추 재배효과를 구명하기 위하여 수행하였다. 태양광 기반으로 인공광원을 공급하는 장치는 광원 공급부, 전원공급부, 시스템 계측 및 제어부로 구성하였다. 광원공급부는 태양광 전송장치(광파이버)와 LED 램프(인공광)로 구성하였고, 태양광 전송장치는 광 전송률이 우수한 석영재질의 광섬유(Optical fiber)로 제작되었으며, 인공광은 LED 중 White 램프를 사용하였다. 전원 공급부는 누전 차단기, SMPS, LED 제어기 및 릴레이로 구성하였다. 시스템계측 및 제어부는 터치스크린과 지그비(ZigBee) 통신모듈, 광량센서로 구성하였다. 구성한 장치의 성능시험 결과 광량센서로 측정된 강도가 200μmol·m-2·s-1 이하가 되면 자동적으로 LED 램프가 작동되어 보광하는 것을 확인하였다. 또한 본 장치를 활용하여 상추를 재배한 결과, 엽장, 뿌리길이, 엽록소 함량 및 지하부 생체중이 LED 처리보다 큰 것으로 나타났다. 따라서본 장치는 화석연료 고갈 등으로 전기 사용에 제한이 올때 폐쇄형 식물공장 같은 시설에서 작물을 재배할 수 있을 것으로 판단된다.

강 뼈대 구조물의 다자유도 실시간 하이브리드 동적 실험 (Multi-DOF Real-time Hybrid Dynamic Test of a Steel Frame Structure)

  • 김세훈;나옥빈;김성일
    • 대한토목학회논문집
    • /
    • 제33권2호
    • /
    • pp.443-453
    • /
    • 2013
  • 하이브리드 실험은 수치해석 모형과 물리적 부분구조 모형사이의 상호작용을 통하여 구조물의 거동을 예측하는 실험법이다. 본 연구에서는 지진하중 재하 시 1경간 2층 강 뼈대 구조물에 대한 다자유도 하이브리드 실험을 수행하고 유효성을 확보하는데 그 목적이 있다. 이를 위해 전용 하이브리드 수치해석 프로그램인 FEAPH을 개발하였으며, 최적화된 시스템을 구축하였다. FEAPH은 고정 반복법(Fixed iteration)과 병렬화(Parallelization) 기법을 적용하여 순차적 해석에서 발생되는 비효율적 연산을 개선하였다. 또한, 종전에 데이터 통신과 부분구조물과 해석프로그램간의 인터페이스를 간략화하여 하이브리드 시스템 구성을 최적화 하였다. 그 결과, 입력 가진시간(30초) 대비 약 10%의 실험시간이 소요되었다. 시스템의 신뢰성을 검증하고 선형실험과 강 뼈대 구조물의 동적거동을 예측하기 위해 비선형 실험을 수행하였으며 수치해석과의 변위응답이력은 거의 일치 하였다. 그러나 최대변위에 대한 응답은 다소 차이를 보였으며, 이는 재료 비선형성에 대한 해석상의 오차와 영구변형에 의해 발생한 것으로 판단된다. 따라서 적절한 재료 비선형 모델과 알고리즘의 개선이 이루어지면, 실시간 하이브리드 시스템은 구조물의 동적거동을 예측하는데 유용하게 활용될 것이며, 추후 진동대 실험을 대체할 수 있는 효과적인 실험 방법이 될 것으로 판단된다.