• Title/Summary/Keyword: 병렬 전송

Search Result 468, Processing Time 0.031 seconds

A MB-OFDM UWB Receive Design and Evaluation Using 4. Parallel Synchronization Architecture (4 병렬 동기 구조를 이용한 MB-OFDM UWB 수신기 설계 및 평가)

  • Shin Cheol-Ho;Choi Sangsung;Lee Hanho;Pack Jeong-Ki
    • The Journal of Korean Institute of Electromagnetic Engineering and Science
    • /
    • v.16 no.11 s.102
    • /
    • pp.1075-1085
    • /
    • 2005
  • The purpose of this paper is to design the architecture for synchronization of MB-OFDM UWB system that is being processed the standardization for Alt-PHY of WPAN(Wireless Personal Area Network) at IEEE802.15.3a and to analyze the implementation loss due to 4 parallel synchronization architecture for design or link margin. First an overview of the MB-OFDM UWB system based on IEEE802.15.3a Alt-PHY standard is described. The effects of non-ideal transmission conditions of the MB-OFDM UWB system including carrier frequency offset and sampling clock offset are analyzed to design a full digital architecture for synchronization. The synchronization architecture using 4-parallel structure is then proposed to consider the VLSI implementation including algorithms for carrier frequency offset and sampling clock offset to minimize the effects of synchronization errors. The overall performance degradation due to the proposed synchronization architecture is simulated to be with maximum 3.08 dB of the ideal receiver in maximum carrier frequency offset and sampling clock offset tolerance fir MB-OFDM UWB system.

A Design of CMOS Transceiver for noncoherent UWB Communication system (비동기방식 UWB통신용 CMOS 아날로그 송수신단의 설계)

  • Park, Jung-Wan;Moon, Yong;Choi, Sung-Soo
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.42 no.12
    • /
    • pp.71-78
    • /
    • 2005
  • In this paper, we propose a transceiver for noncoherent OOK(On-Off Keying) Ultra Wide Band system based on magnitude detection. The proposed transceiver are designed using 0.18 micron CMOS technology and verified by simulation using SPICE and measurement. The proposed transceiver consist of parallelizer, Analog-to-Digital converter, clock generator, PLL and impulse generator. The time resolution of 1ns is obtained with 125MHz system clocks and 8x parallelization is carried out. The synchronized eight outputs with 2-bit resolution are delivered to the baseband. Impulse generator produces 1ns width pulse using digital CMOS gates. The simulation results and measurement show the feasibility of the proposed transceiver for UWB communication system.

Cost Model for Parallel Spatial Joins using Fixed Grids (고정 그리드를 이용한 병렬 공간 조인을 위한 비용 모델)

  • Kim, Jin-Deog;Hong, Bong-Hee
    • Journal of KIISE:Databases
    • /
    • v.28 no.4
    • /
    • pp.665-676
    • /
    • 2001
  • The most expensive spatial operation in patial database in a spatial join which computes a combined table of which tuple consists of two tuples of the two tables satisgying a spatial predicate. Although the execution time of sequential processing of a spatial join has been so far considerably improved the response time is not tolerable because of not meeting the requiremetns of interactive users. It is usually appropriate to use parallel processing to improve the performance of spatial join processing. in spatial database the fixed grids which consist of the regularly partitioned cells can be employed the previous works on the spatial joins have not studied the parallel processing of spatial joins using fixed grids. This paper has presented an analytical cost model that estimates the comparative performance of a parallel spatial join algorithm based on the fixed grids in terms of the number of MBR comparisons. disk accesses, and message passing, Several experiments on the synthetic and real datasets show that the proposed analytical model is very accurate. This most model is also expected to used for implementing a very important DBMS component, Called the query processing optimizer.

  • PDF

Performance Improvement of Parallel Processing System through Runtime Adaptation (실행시간 적응에 의한 병렬처리시스템의 성능개선)

  • Park, Dae-Yeon;Han, Jae-Seon
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.26 no.7
    • /
    • pp.752-765
    • /
    • 1999
  • 대부분 병렬처리 시스템에서 성능 파라미터는 복잡하고 프로그램의 수행 시 예견할 수 없게 변하기 때문에 컴파일러가 프로그램 수행에 대한 최적의 성능 파라미터들을 컴파일 시에 결정하기가 힘들다. 본 논문은 병렬 처리 시스템의 프로그램 수행 시, 변화하는 시스템 성능 상태에 따라 전체 성능이 최적화로 적응하는 적응 수행 방식을 제안한다. 본 논문에서는 이 적응 수행 방식 중에 적응 프로그램 수행을 위한 이론적인 방법론 및 구현 방법에 대해 제안하고 적응 제어 수행을 위해 프로그램의 데이타 공유 단위에 대한 적응방식(적응 입도 방식)을 사용한다. 적응 프로그램 수행 방식은 프로그램 수행 시 하드웨어와 컴파일러의 도움으로 프로그램 자신이 최적의 성능을 얻을 수 있도록 적응하는 방식이다. 적응 제어 수행을 위해 수행 시에 병렬 분산 공유 메모리 시스템에서 프로세서 간 공유될 수 있은 데이타의 공유 상태에 따라 공유 데이타의 크기를 변화시키는 적응 입도 방식을 적용했다. 적응 입도 방식은 기존의 공유 메모리 시스템의 공유 데이타 단위의 통신 방식에 대단위 데이타의 전송 방식을 사용자의 입장에 투명하게 통합한 방식이다. 시뮬레이션 결과에 의하면 적응 입도 방식에 의해서 하드웨어 분산 공유 메모리 시스템보다 43%까지 성능이 개선되었다. Abstract On parallel machines, in which performance parameters change dynamically in complex and unpredictable ways, it is difficult for compilers to predict the optimal values of the parameters at compile time. Furthermore, these optimal values may change as the program executes. This paper addresses this problem by proposing adaptive execution that makes the program or control execution adapt in response to changes in machine conditions. Adaptive program execution makes it possible for programs to adapt themselves through the collaboration of the hardware and the compiler. For adaptive control execution, we applied the adaptive scheme to the granularity of sharing adaptive granularity. Adaptive granularity is a communication scheme that effectively and transparently integrates bulk transfer into the shared memory paradigm, with a varying granularity depending on the sharing behavior. Simulation results show that adaptive granularity improves performance up to 43% over the hardware implementation of distributed shared memory systems.

Analysis and Application of Performance Improvement of a Real-time Simulation Visualization based on Multi-thread Pipelining Parallel Processing (다중 스레드 파이프라인 병렬처리를 통한 실시간 시뮬레이션 시각화의 성능 향상 해석 및 적용)

  • Lee, Jun Hee;Song, Hee Kang;Kim, Tag Gon
    • Journal of the Korea Society for Simulation
    • /
    • v.26 no.3
    • /
    • pp.13-22
    • /
    • 2017
  • This research proposes and applies a pipelining parallel processing technique to enhance the speed of visualizing the results of real-time simulations. Generally, a simulation with real-time visualization consists of three processes: executing a simulation model, transmitting simulation result, and visualizing simulation result. If we have these processes in serial, the latency from simulation to visualization will be very long, which degrades the speed of visualization of data from real-time simulation. Thus, the main purpose of this research is maximizing performance by adapting pipelining parallel processing technique to the real-time simulation visualization. Also we show that performance is improved by adding multi-threading technique to each process. This paper proposes a theoretical performance model and simulation results of the techniques and then we applied this to an air combat simulation model as a case study. As the result, it shows that the performance is greatly enhanced than the original model's execution time.

Real-time Implementation of H.263 Encoder Using TMS320C6201 (TMS320C6201을 이용한 H.263 동영상 부호화기의 실시간 구현)

  • 김민성;정재호
    • Proceedings of the IEEK Conference
    • /
    • 2001.09a
    • /
    • pp.63-66
    • /
    • 2001
  • 본 논문에서는 TI사의 TMS320C6201 DSP를 이용하여 H.263 동영상 부호화기를 실시간 구현하고자 한다. 구현한 부호화기는 QCIF 형식의 영상을 사용하여 ITU-T H.263 권고안의 기본 모드를 따라 주로 C 언어와 intrinsics를 사용하여 구현하였다. 특히, 속도 향상을 위해서 고속 메모리의 사용을 극대화하는데 중점을 두었고, 연산량이 많은 모듈에 대한 최적화와 데이터의 병렬 처리 및 DMA (Direct Memory Access) 전송 등을 고려하여 구현하였다.

  • PDF

Real-time Implementation of Image Encoder for DVR Systems using TMS320C6201 (TMS320C6201을 이용한 DVR 시스템을 위한 영상 부호화기 구현)

  • 최용석;금재혁;임중곤;민홍기;박종승;정재호
    • Proceedings of the IEEK Conference
    • /
    • 2000.09a
    • /
    • pp.493-496
    • /
    • 2000
  • 본 논문에서는 TMS320C6201 DSP (Digial Signal Processor)를 이용하여 실시간 영상 부호화기를 구현하였다. 기본적인 영상 압축 방법으로는 baseline-JPEG을 사용하였고 이에 움직임 검출 알고리즘을 부가하여 영상의 시간적인 중복성을 제거하였다. 특히 저속 메모리와 고속 메모리의 효율적인 분배 사용, 계산량이 많은 모듈의 최적화, 데이터의 병렬 연산과 DMA (Direct Memory Access)를 이용한 데이터 전송 등의 방법을 통하여 실시간 영상 부호화기의 고속 영상 처리에 중점을 두었다.

  • PDF

Transmission Technology of DTTB (Digital Terrestrial Television Broadcast) (지상파 디지털 TV방송의 전송방식)

  • 박병렬
    • Journal of the Korean Professional Engineers Association
    • /
    • v.34 no.4
    • /
    • pp.30-35
    • /
    • 2001
  • The 8-VSB modulation technology developed by ATSC was adapted for national terrestrial DTV broadcasting. It uses same bandwidth of 6㎒ as the one of NTSC TV broadcasting. The simulcast on the both of analog and digital is mandated for some period, some shortage within the limited frequency resource . ATSC transmission technology is excellent in long distance broadcasting, but it is even poorer than other transmission technology In mobile receiving. The design of transmission system in the ATSC broadcasting is food enough with the provision of wide area service without Interference from adjacent channel. To provide adequate DTV service within the broadcasting area, transmission technology is an important factor

  • PDF

Jitter Measurements in High-Speed Serial Data Signals (고속직렬데이터의 지터 측정방법)

  • Kwon, W.O.;Kim, S.W.;Kim, M.J.
    • Electronics and Telecommunications Trends
    • /
    • v.20 no.3 s.93
    • /
    • pp.112-121
    • /
    • 2005
  • 고속직렬프로토콜의 출현으로 기존의 병렬 인터페이스에서 중요하게 사용되던 파라미터들의 의미가 변화되고 있다. 특히 ‘1’, ‘0’의 디지털 신호가 고속의 차동신호로 전송되면서 신호 무결성의 파라미터로 지터(jitter)가 중요한 의미를 가지게 되었다. 본 고는 지터의 발생과 분석, 테스트 등 전분야를 다루고 있다. 지터를 분석하기 위한 방법으로 Eye Diagram, Bathtub 곡선, TIE 히스토그램 등을 다루며 이러한 방법을 사용하여 지터를 각각의 특성별로 분리한다. 그리고 지터를 테스트 장비와 각각의 특징을 살펴본 후 PCI Express 트랜시버 지터 테스트의 실례를 통하여 지터 테스트 방법과 분석을 보여준다.

A Design of a Scalable Parallel Server for HDTV (확장성 있는 HDTV용 병렬 서버 설계)

  • 노영욱;정기동
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 1995.06a
    • /
    • pp.35-39
    • /
    • 1995
  • 멀티미디어 데이터는 크기가 크고 실시간성의 특징을 가지고 있다. 특히 HDTV 서버는 많은 수의 비디오를 저장하기 위해서 대용량의 저장 능력이 필요하며 동시에 많은 수의 사용자를 지워하기 위해서 높은 전송율을 보장하여야 한다. 따라서 HDTV 서버는 확장성 있는 하드웨어 구조를 가져야 하고 데이터를 효과적으로 저장 관리할 수 있는 소프트웨어가 지원되어야 한다. 본 논문에서는 HDTV의 비디오 데이터를 저장 관리하기 위한 확장성 있는 HDTV 저장 서버 구조, 고성능 입출력시스템에서 기본적으로 사용하는 데이터 분할 방법, 데이터 배치 방법, 캐싱 정책, admission control 방법과 성능 분석에 대한 내용을 기술한다.