• 한국통신학회논문지
• /
• 제35권8A호
• /
• pp.777-784
• /
• 2010

최근 수중 통신에 대한 관심이 급증하고 있으며, 수중 통신을 통한 음성 및 고해상도 영상 데이터와 같은 다양한 데이터 전송의 요구가 증가하고 있다. 수중 음향 통신 시스템의 성능은 수중 채널의 특성에 의해 크게 영향을 받으며, 특히 수중 채널 환경은 다중경로(Multi-path)에 따른 지연확산(delay spread)으로 인하여 데이터 전송 시 인접 심볼 간의 간섭(Inter Symbol interference: ISI)이 발생하여 통신의 성능을 저하시킨다. 본 논문에서는 지연 확산에 강한 성능을 나타내는 OFDM(Orthogonal Frequency Division Multiplexing) 기법을 수중 통신 시스템에 적용하고, OFDM의 CP(Cyclic Prefix)를 이용하여 수중 채널 환경의 다중경로로 인한 지연 확산을 보상한다. 하지만 수중 통신 시스템에 OFDM을 적용할 때, OFDM 시스템이 갖는 고유한 문제인 높은 PAPR(Peak-to-Average Power Ratio)이 발생한다. 그러므로 본 논문에서는 높은 PAPR로 인한 신호의 비선형 왜곡을 피하고 증폭기의 효율을 위하여 DFT-spread OFDM 기법을 적용한다. DFT-spread OFDM 방식은 IFFT 수행 이전에 DFT(discrete Fourier transform) 확산을 수행하여 각각의 병렬 데이터를 모든 부반송파들에 실어 줌으로써 좋은 PAPR 저감 효과를 얻는다. 그러므로 본 논문에서는 OFDM 시스템을 통해 수중 채널에서 지연 확산에 대한 성능 이득을 보이고, 일반적인 OFDM 시스템보다 DFT-spread OFDM이 수중 통신 환경에서 더 적합한 통신 방식임을 시뮬레이션을 통하여 보였다. 그리고 DFT-spread OFDM의 두 가지 자원 분배 방식(Interleaved, Localized)에 따른 성능을 분석하고 수중 통신 환경에서 자원 분배 방식에 따른 성능의 적응성에 대하여 논의하였다. 시뮬레이션 결과를 통해 CP 삽입을 통한 보상후의 BER 성능은 DFT-spread OFDM 방식이 일반 OFDM에 비하여 $10^{-4}$에서 약 5~6dB 정도 좋은 것을 보였으며, 자원 분배 방식에 따른 BER 성능을 비교하였을 때, Interleaved 방식은 Localized 방식에 비하여 $10^{-4}$에서 약 3.5dB 정도 좋은 것을 보였다.

• 한국전자파학회논문지
• /
• 제16권12호
• /
• pp.1229-1238
• /
• 2005

OFDM(Orthogonal Frequency Division Multiplexing) 통신 시스템은 고속 무선 데이터 전송에 적합한 방식으로 널리 알려져 있지만, 높은 PAPR(Peak-to-Average Power Ratio)로 인하여 HPA(High Power Amplifier)에서 큰 비선형 왜곡을 겪는 문제점을 갖는다. 본 논문에서는 이러한 높은 PAPR을 저감하는 방법으로 control 톤을 삽입하는 방법을 제안하며, 이를 PCT(PAPR Control Tone) 기법이라 하기로 한다. 제안된 PCT 기법은 몇개의 부반송파에 PAPR 저감용 control 톤을 부가하고 IFFT(Inverse Fast Fourier Transform) 변환하여 가장 낮은 PAPR이 되도록 control 톤의 위상을 조절하는 방식이다. control톤은 송신단에서 PAPR 저감만을 위해 사용될 뿐 수신단에서는 간단히 제거 된다. 그러므로, 기존의 SLM(Selected Mapping) 및 PTS(Partial Transmit Sequence)에서 나타나는 부가 정보 전송과 그로 인한 BER 증가와 같은 단점이 없다. 또한 병렬 처리하면 실시간 데이터 처리가 가능하다. 제안한 기법을 selected mapping(SLM) 기법과 성능 비교를 하여 보았다. 그 결과 control tone을 6개 넣어 줬을 때 SLM 기법과 같은 성능을 갖는다. 그리고 HPA를 포함한 경우 BER 통신 성능도 구하였다.

• 전자공학회논문지
• /
• 제49권10호
• /
• pp.217-230
• /
• 2012

본 논문에서는 하드웨어 장비의 성능 및 기능을 검증하기 위한 방법으로 시험장비와 하드웨어 장비간의 연동시험을 하기 위한 점검 프로그램 설계 방법을 제안한다. 제안하는 점검 프로그램은 장비 스트레스를 최악의 조건에서 기능을 검증하여 사전에 고장 유무를 확인하고 수리함으로써, 비행체에 탑재하여 발생하는 고장률을 최소화하는 방안이다. 그리고 UML을 이용하여 객체 지향적으로 소프트웨어를 설계함으로써 다른 장비에 쉽게 적용할 수 있다. 점검 프로그램은 Architecture package와 Hardware package로 구성되어 있다. Architecture package는 시스템 관리, 로그분석, 메시지 수신 및 분석하는 역할을 한다. 시스템 관리에서 사용하는 메시지는 점검하기 위한 정보를 정의하고, 정의된 메시지는 이더넷으로 시험장비와 송수신한다. Hardware package는 점검해야 하는 하드웨어 및 시스템 관련 하드웨어를 관리하는 역할을 한다. 점검해야 하는 하드웨어는 내부 점검과 송수신 점검으로 구별되어 있다. 내부 점검은 하드웨어 자체적으로 점검하여 그 결과를 시험장비로 전송하는 방법이다. 송수신 점검은 통신디바이스 점검으로써 데이터를 전송하거나 수신하여 점검하는 방법이다. 모든 점검은 병렬적으로 점검함으로써 최악의 조건에서 장비의 고장유무를 확인한다. 시험한 결과는 약 1시간 동안에 디바이스들은 적게는 482번에서 많게는 15003번 점검하는 것을 확인하였다. 점검 프로그램은 하드웨어 장비의 신뢰성을 검증하는 환경/EMI 시험에 사용한다.

• 전기전자학회논문지
• /
• 제19권2호
• /
• pp.168-175
• /
• 2015

본 논문은 잔상효과를 이용해서 동영상 표출이 가능한 회전형 LED 전광판을 위한 FPGA 설계 기법을 제안한다. 제안된 기법은 역감마 보정과 오차 확산 방식을 이용한 데이터 보정 과정, 블록 인터리빙 과정, 데이터 시리얼 출력 과정 등의 3가지 과정으로 구성된다. 역감마 보정과 오차 확산 방식을 이용한 데이터 보정 과정은 영상 데이터를 선형 휘도 특성으로 변환하기 위한 역감마 보정과 역감마 보정에 의해 발생하는 저계조 휘도 감소 현상을 줄이기 위해 오차 확산 방식을 이용한 영상 데이터를 보정하는 단계이다. 영상 데이터 블록 인터리빙 과정은 가로열로 입력되는 프레임의 데이터를 입력순서에 맞추어 저장한 후, 세로열에 해당하는 데이터만을 읽어내는 단계이다. 데이터 시리얼 출력 과정은 고속으로 회전하는 LED Bar에 표출해야 할 데이터를 전송하기 위해서 회전 위치에 해당하는 병렬 데이터를 시리얼로 변환하여 LED Driver IC에 전송하는 단계이다. 제안된 FPGA 설계 기법의 정확성을 평가하기 위해서 FPGA는 Xilinx 사의 Spartan 6 계열의 XC6SLX45-FG484를 사용하였고 설계 툴은 ISE 14.5를 사용하였다. 역감마 및 오차확산 보정작업에 대한 정확한 동작, 블록 메모리 인터리빙 동작, 영상 데이터의 시리얼화 동작 등에 대하여 목표로 한 설정값과 시뮬레이션 결과값이 일치함을 확인 할 수 있었다.

• 한국정보통신학회논문지
• /
• 제23권2호
• /
• pp.165-172
• /
• 2019

두 개 이상의 동축선을 사용하여 한 쪽은 동축선을 직렬로 연결하고, 반대 쪽은 동축선을 병렬로 연결하면 광대역에서 동작하는 임피던스 변환회로가 된다. 동축선을 이용한 광대역 임피던스 변환회로는 동축선의 외곽 도체를 임피던스 변환에 이용하기 때문에 수식 또는 시뮬레이션 프로그램을 통한 예측이 매우 어렵다. 본 논문에서는 ${\lambda}/4$-마이크로스트립 선로 임피던스 변환회로의 선로 신호 감쇄에 대한 전달 특성(S21) 해석을 바탕으로 $25{\Omega}$ 동축선 두 개를 이용한 광대역 4:1($50{\Omega}:12.5{\Omega}$) 전송선로 임피던스 변환회로를 제작하여 동작 특성을 살펴보았다. 두 개의 동축선을 이용한 광대역 임피던스 변환기는 동축선의 길이를 90도(${\lambda}/4$)로 인식하는 주파수에서 신호 전달 특성(S21)이 급격히 감소하는 노치 특성이 발생하였다. 또한, 동축선 길이의 $0.06{\sim}0.2{\lambda}$에 해당하는 주파수 범위에서 신호 전달특성(S21) -0.2dB 이내의 값을 가졌다. 이러한 신호 전달특성(S21)은 출력 단에 연결된 마이크로스트립 선로의 길이 변화를 통해 약간의 동작 주파수 범위 변화와 원하는 주파수에서 최적의 신호 전달특성(S21)을 설정할 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제28권2B호
• /
• pp.138-143
• /
• 2003

컴퓨터간의 빠른 데이터 전송을 위해서는 링크 속도와 더불어 라우터에서의 패킷 전달율(forwarding rate) 이 중요하며, 이 중 어드레스 검색(address lookup) 은 패킷 전달 과정 중에서 매우 중요한 부분으로, 주요 시간 지연을 발생시키는 요인이라 할 것이다. 본 논문에서는 고속 라우터에 적합한 효율적인 어드레스 검색 하드웨어 구조를 제안하고자 한다. 본 논문에서 제안된 구조는 인터넷 어드레스의 프리픽스 길이별로 각각 다른 SRAM을 사용하여 여러 개의 어드레스 검색 테이블을 만들고, 각 테이블에 해슁(hashing)을 적용하여 동시에 어드레스 검색을 수행한 후, 각 테이블에서 일치되어 나온 엔트리 중 가장 길게 프리픽스가 일치하는 엔트리를 고르는 방식이다. 제안된 방식의 성능을 평가하기 위하여 MAE-WEST 라우터 예로 시뮬레이션을 수행하였다. 37000여 개의 라우팅 엔트리를 갖는 테이블 저장을 위해 약 300Kbyte의 메모리를 사용하였을 때, 패킷 당 1.93번의 메모리 접근 횟수를 갖는다.

• 한국통신학회논문지
• /
• 제30권4C호
• /
• pp.230-238
• /
• 2005

직교 주파수 분할 다중 접속(orthogonal frequency division multiplexing: OFDM) 시스템은 여러 부 반송파를 사용해 정보를 전송하기 때문에 각 부 반송파가 동위상으로 겹치면 최고 대 평균 전력 비율이 (peak-to-average power ratio: PAR) 커진다. 이 논문에서는 최고 줄임 톤을 (peak reduction tone: PRT) 사용한 PAR 감소 기법 가운데 하나로 부분 톤 선택 사상 (selective mapping of partial tones: SMOPT) 기법을 제안한다. 제안한 SMOPT 기법은 반복 수렴 알고리즘을 사용한 기존의 톤 예약 (tone reservation: TR) 기법보다 적은 복잡도로 구현이 가능하고, 최고 감소 부 반송파 위치에 덜 민감하다. 또한 병렬 구성이 가능하여 알고리즘 수행 시간을 단축 할 수 있다. 이 논문에서는 이를 검증하기 위해 두 가지 사례에 대한 모의실험 환경을 구성하고, 이에 따른 복잡도와 첨두 감소 부 반송파 위치, 그리고 송신 전력에 따른 PAR 감소 성능과 비트 오류율 (bit error rate: BER) 성능을 비교 분석한다.

• 대한전자공학회논문지SD
• /
• 제49권8호
• /
• pp.1-9
• /
• 2012

Quantum-Inspired Evolutionary Algorithm(QEA)은 알고리즘 자체에 충분한 data-level parallelism이 내재되어 있어 GPU를 이용한 가속에 용이하다. 그러나 효과적인 실행시간의 단축을 위해서는 CPU와 GPU에의 적절한 task-mapping이 필요하다. 이때 단순히 함수 자체의 병렬성만을 고려하는 것이 아니라 CPU와 GPU간의 데이터 전송도 고려하여 task-mapping을 할 필요가 있다. 또한 추가적인 성능향상을 위하여 zero-copy host memory와 적절한 execution configuration의 사용, 그리고 memory coalescing 등을 이용할 수 있다. 그 결과 30,000개의 item수를 가진 0-1 knapsack problem에 대한 QEA의 수행을 multi-threading CPU에 비해 평균 3.69배 빠르게 할 수 있었다.

• 디지털융복합연구
• /
• 제12권1호
• /
• pp.379-388
• /
• 2014

본 논문에서는 SAN(Storage Area Network)에 장착된 하드디스크를 단순히 고성능 저장장치로 교체하면 고성능 저장장치의 뛰어난 성능을 제대로 활용할 수 없음을 확인하고 원인 분석을 하여 고성능 저장장치를 위한 SAN의 성능 최적화기법들을 제안하였다. 먼저 고성능 저장장치에 맞지 않는 기존의 SAN 입출력경로에 존재하던 지연을 없애고, 저장장치 서버에서 입출력 요청들을 병렬 처리할 수 있게 하고, 소형 랜덤 입출력처리의 성능 향상을 위해 SAN에 연결된 초고속 네트워크에 사용되는 기존의 전송 프로토콜에 시간적 병합 기법을 추가하였다. 제안한 기법들의 우수성을 입증하는 방법으로 실제로 고성능 저장장치를 장착한 SAN에 최적화기법들을 구현하였으며, 다양한 입출력 데이터로 실험한 결과 30%이상의 입출력 지연시간 절감과 200%이상의 성능 향상을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제40권10호
• /
• pp.52-62
• /
• 2003

본 논문에서는 3치 논리 게이트, 3치 D 플립플롭과 3치 4-디지트 병렬 입력/출력 레지스터를 제안하였다. 3치 논리 게이트는 n 채널 패스 트랜지스터와 뉴런 MOS(νMOS) 임계 인버터로 구성된다. 3치 논리 게이트들은 다양한 임계 전압을 갖는 다운 리터럴 회로를 사용하였고 전송함수를 바탕으로 설계되었다. 뉴런 MOS 트랜지스터는 다치 논리 구현에 가장 적합한 게이트이고 다양한 레벨의 입력 신호를 갖는다. 3치 D 플립 플롭과 3치 레지스터는 3치 데이터를 임시로 저장할 수 있는 저장 장치로 사용할 수 있다. 본 논문에서는 3.3V의 전원 전압을 사용하였고 0.35um 공정 파라미터를 이용하여 모의 실험을 통해 그 결과를 HSPICE로 검증하였다.