• Proceedings of the Korea Information Processing Society Conference
• /
• 2022.11a
• /
• pp.6-8
• /
• 2022

병렬처리시스템이 설계와 구축에서 가장 중요한 관점 중의 하나는 비용 대비 성능이다. 본 연구에서는 라즈베리파이 4를 클러스터 방식으로 연결하여 병렬처리 시스템을 구축하였을 때, 클러스터의 병렬처리 성능이 다른 병렬처리 시스템과 유사한 확장성과 병렬처리 성능을 보여주는지를 HPL 벤치마크를 통하여 검증하였다. 실험 결과 라즈베리파이 기반의 병렬처리 시스템이 클러스터의 크기에 따른 병렬 확장성이 있고, 다른 병렬처리 시스템들과 유사한 처리 성능을 가질 수 있음을 확인하였으며, 이를 통하여 라즈베리파이와 같은 저가의 처리장치로도 충분한 크기의 클러스터를 구성할 경우 높은 성능을 기대할 수 있음을 알 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04b
• /
• pp.43-45
• /
• 2002

기존에 제안된 대부분의 병렬 조인 알고리즘들은 데이타베이스가 여러 처리 노드에 분할되어 저장되는 데이타베이스 분할 시스템을 가정하였다. 데이타베이스 분할 시스템은 다수의 노드들을 연결할 수 있으며 지리적으로 분산된 환경도 지원할수 있다는 장점을 갖지만, 데이타베이스 공유 시스템에 비해 부하 분산이나 시스템 가용성이 떨어진다는 단점을 갖는다. 본 논문에서는 데이타베이스 공유 시스템에서 병렬 질의 처리기를 위한 병렬 해쉬 조인 알고리즘을 구현한다. 이를 위하여, 데이타베이스 공유 시스템에 적용 가능하도륵 병렬 질의 처리기를 구성하고 병렬 해쉬 조인 알고리즘의 처리 과정에 대해 설명 한다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.121-123
• /
• 2020

본 논문은 단상 3레벨 조건에서 unipolar 및 bipolar PWM의 구현 및 동작에 대해 서술하였으며, 교류전기철도용 전력보상장치의 병렬 운전 상황에서 unipolar PWM과 bipolar PWM에 따른 인터리빙 효과에 대해 비교하였다. 또한, unipolar PWM 조건에서 전력보상장치의 3병렬과 4병렬 시스템의 인터리빙 결과에 대해 비교하였다. 이를 통해 단상 unipolar PWM을 사용한 병렬 시스템의 인터리빙이라는 특수한 조건에서는 PWM 캐리어의 180° phase shift가 포함되는 2병렬 및 4병렬의 경우 마치 bipolar PWM처럼 동작하여 스위칭 리플의 저감효과가 기대한 결과보다 낮음을 확인하였다. 따라서 스위칭 리플의 저감 측면만을 고려한다면 전력보상장치의 병렬 시스템은 180° 캐리어가 포함된 4병렬 시스템보다 120° 캐리어를 사용하는 3병렬 시스템이 유리한 것을 확인하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2007.11a
• /
• pp.693-696
• /
• 2007

대규모 데이터를 효율적으로 검색하기 위한 병렬 정보검색 시스템에서는 하드웨어 확장으로 인한 병렬화로 시스템 전체의 작업 처리량을 증가시켰다. 그러나 병렬 시스템 상에서 수행되는 검색엔진의 알고리즘들은 여전히 순차적으로 수행되기 때문에, 사용자의 개별적인 질의처리 시간은 단축되지 않는다. 본 연구는 검색엔진의 병렬화를 위하여 사용자 질의처리 과정과 역색인 파일처리 과정의 순차 알고리즘들을 조사하여 병렬화의 필요성과 가능성을 평가한다. 이러한 평가는 병렬 정보검색 시스템에서 수행되는 순차 알고리즘들의 효과적이고 체계적인 병렬화를 도모하고, 보다 효율적인 병렬 정보검색 시스템의 구축을 가능하게 한다.

• Journal of Korea Society of Industrial Information Systems
• /
• v.3 no.1
• /
• pp.79-92
• /
• 1998

일반 병렬처리 시스템(General Purpose Multiprocessors) 과는 달리, 병렬 트랜잭션(Transaction)처리 시스템의 성능은 메모리의 계층구조와 입출력 시스템의 구조 등에 크게 영향을 받는 특징을 갖는다. 본 논문은 입출력 노드의 성능 분석에 주안점을 두고 전체 시스템에서의 입출력 노드의 개수, 병렬 디스크의 개수 및 상호연결망(Interconnection Network)과의 접속을 제공하는 스위치의 처리 용량 등의 인수들이 SPAX 병렬 트랜잭션 처리 시스템의 성능에 미치는 영향에 대한 분석 내용을 기술한다. 본 연구에서는 벤치마크로는 병렬 트랜잭션 시스템의 성능 평가에 주로 사용되고 있는 TPC-C 벤치마크를 사용하며 모의 입력(Synthetic workload)을 통한 성능분석을 수행하였다. 본 연구는 입출력 노드에 부하가 많이 걸릴 경우 패킷을 크리에 따라 시스템의 성능에 큰 영향을 미치며, 반면에 입출력노드내의 상호연결망의 접속을 제공하는 XNIF 의 데이터 버퍼 개수의 증가는 시스템의 성능 향상에 전혀 기여를 하지 않음을 보여준다. 이는 시스템의 성능향상을 위해서는 패킷 전송 경로상의 모든 시스템 요소의 성능 향상이 병행되어야 함을 보여준다. 마지막으로는 프로세싱노드와 입출력노드의 처리능력의 균형이 병렬 트랜잭션시스템의 설계에 있어서 매우 중요하다는 점을 보여준다.

• Proceedings of the IEEK Conference
• /
• 1998.10a
• /
• pp.463-466
• /
• 1998

본 논문에서는 메시지 패싱 전송을 기반으로 하는 병렬 처리 시스템의 상호연결망 구조와 특성을 조사하고 비교한다. 특히, 상용 시장에서 널리 알려진 대표적인 병렬 처리 시스템의 상호연결망 특성과 ETRI에서 개발된 고속 병렬 컴퓨터(SPAX)의 계층 크로스바 상호 연결망(Xcent-Net) 특성을 상호 비교한다. 메시지 패싱 전송 기반의 상호연결망은 일반적으로 확장성이 우수하여 대규모 병렬 처리 시스템을 구축하는데 유리하다. Cray T3E 시스템, Intel ASCI TFLOPS 시스템, Tandem Himalaya S70000 시스템, IBM RS6000 SP2 시스템등은 메시지 패싱 상호연결망을 기반으로 수백개에서 수천개의 대규모 프로세서를 연결한 병렬 처리 시스템이다. ETRI SPAX 시스템은 Xcent-Net 메시지 패싱 상호연결망을 기반으로 최대 256개 프로세서를 연결한 고속 병렬 처리 시스템으로 우수한 확장성과 높은 성능을 제공한다. 본 논문에서는 상호연결망의 구조와 함께 라우팅 스위치 구조 및 특성을 중심으로 전송 지연시간, 그리고 노드당 전송 대역폭 특성을 비교한다.

• Proceedings of the Korea Society for Industrial Systems Conference
• /
• 1997.11a
• /
• pp.165-180
• /
• 1997

일반 병렬 처리 시스템(General Purpose Multiprocessors)과는 달리, 병렬 트랜잭션(Transaction) 처리 시스템의 성능은 메모리의 계층구조와 입출력 시스템의 구조 등에 크게 영향을 받는 특징을 갖는다. 본 논문은 입출력 노드의 성능 분석에 주안점을 두고 전제 시스템에서의 입출력 노드의 개수, 병렬 디스크의 개수 및 상호연결망(Interconnection Network)과의 접속을 제공하는 스위치의 처리 용량 등의 인수들이 SPAX 병렬 트랜잭션처리 시스템의 미치는 성능의 평가 및 분석에 대한 연구 내용 기술한다. 본 연구에서는 벤치마크로는 병렬 트랜잭션 시스템의 성능 평가에 주로 사용되고 있는 TPC-C 벤치마크를 사용하며 모의 입력(Synthetic workload)을 통한 성능분석을 수행하였다. 본 연구는 입출력노드에 부하가 많이 걸릴 경우 패킷의 크기에 따라 시스템의 성능에 큰 영향을 미치며, 반면에 입출력 노드내의 상호연결망의 접속(Interface)을 제공하는 XNIF의 데이터 버퍼 개수의 증가는 시스템의 성능 향상에 기여를 하지 않음을 보여준다. 이는 시스템의 성능향상을 위해서는 패킷 전송 경로상의 모든 시스템 요소의 성능 향상이 병행되어야 함을 보여준다. 마지막으로 프로세싱노드와 입출력노드의 처리능력의 균형이 병렬 트랜잭션 시스템의 설계에 있어서 매우 중요함을 보여준다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2000.11a
• /
• pp.484-488
• /
• 2000

병렬 컴퓨터를 사용하는 경우 하드웨어만으로 모든 것이 해결되지 않으며 병렬처리 기법의 도입이 불가피하다. 효과를 극대화하기 위하여서는 각 병렬 컴퓨터의 하드웨어적인 특징을 극대화할 수 있는 병렬 알고리즘과 병렬 프로그램 등 소프트웨어 개발이 필수적이다. GMRES(Generalized Minimal residual) 방법은 아주 큰 대칭 또는 비대칭 선형시스템의 해를 구하는 반복법 중의 하나로 일반적으로 많이 사용되고 있다. 서로 직교인 벡터를 하나씩 구하는 대신에 선형인 s개의 벡터를 구하고 각 그룹간에는 직교가 되게하는 s-step GMRES 알고리즘은 병렬적 성질을 더 많이 가지고 있다. 이 병렬 알고리즘의 전반부는 이미 개발된 s-step Arnoldi 알고리즘을 이용할 수 있다. s-step GMRES 알고리즘은 message passing 병렬 시스템에서 모든 프로세서들 사이의 자료 교환 시간을 줄임으로써 기존의 GMRES 방법에 비해 훨씬 더 병렬성을 증가시킨다. 본 논문에서는 초병렬 시스템(MPP)인 Cray T3E에서 많은 프로세서를 이용할 경우 개발된 s-step 알고리즘이 기존의 알고리즘에 비하여 얼마나 더 효과적으로 빨리 수행될 수 있는지 분석한다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2001.12a
• /
• pp.103-108
• /
• 2001

본 논문은 대량의 퍼지 데이터를 고속으로 전송 및 추론하기 위한 PCI 기반 병렬 퍼지 시스템을 구현한다. 많은 퍼지 데이터의 고속전송을 위해 PCI 인터페이스를 사용하고, 병렬 퍼지 추론 시스템을 위한 병렬 퍼지 모듈들을 FPGA로 설계하여 PCI 타겟 코어로서 병렬로 동작하게 한다. 이러한 시스템을 VHDL을 사용하여 설계 및 구현하였다. 본 시스템은 고속의 퍼지추론을 요하는 시스템 또는 대규모의 퍼지 전문가 시스템 등에 활용될 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.595-597
• /
• 2002

본 연구는 주어진 병렬 프로그램에 대해서 병릴 시스템의 성능을 효과적으로 이끌어낼 수 있는 최적 프로세서 수를 결정하는 방법에 관한 것이다. 최적 프로세서 수는 병렬 시스템의 성능 뿐만 아니라 비용도 같이 고려하여 이들 조건이 균형을 이루어 가상 효율적인 성능을 이끌어낼 수 있는 병렬 시스템의 프로세서 수로 정의된다. 최적 프로세서 수는 주어진 병렬 프로그램에 대해서 얼마나 많은 프로세서를 사용할 수 있는지 알려줄 수 있으므로, 보다 객관적이고 구체적인 병렬 시스템의 확장성 기준으로도 사용될 수 있다.