• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.684-690
• /
• 2010

기존에 사용되는 대부분의 SoC는 공유버스 구조를 가지고 있어, 병목현상이 발생하는 문제점을 가지고 있다. 이러한 문제점은 SoC의 내부의 IP 수가 많을수록, 전체적인 SoC의 성능을 저하시키게 되어, CPU 자체의 속도보다는 전체적인 통신 분배에 의해 SoC의 성능이 좌우 된다. 본 논문에서는 공유버스의 단점인 병목현상을 줄이고 SoC의 성능을 향상시키기 위해 크로스바 스위치버스 구조를 제안한다. 크로스바 스위치 버스는 마스터 모률 8개, 슬레이브 모듈 16개까지 연결이 가능하며, 다중 버스 채널구조로 되어 있어 병렬통신이 가능하다. 또한 각 16개의 슬레이브 인터페이스마다 우선순위 정보가 저장된 아비터가 내장되어 하나의 마스터가 슬레이브를 독점하는 것을 방지하는 것과 동시에 효율적인 통신을 지원한다. OpenRISC 프로세서, VGA/LCD 제어기, AC97 제어기, 디버그 인터페이스, 메모리 인터페이스로 구성되는 SoC 플랫폼의 WISHBONE 온칩 공유버스 구조와 크로스바 스위치 버스구조의 성능을 비교한 결과, 기존의 공유버스보다 26.58%의 성능이 향상되었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2020년도 전력전자학술대회
• /
• pp.118-120
• /
• 2020

양극성 DC 배전 시스템에는 높은 전압과 낮은 전압을 가진 두 양극성 버스가 사용된다. 두 양극성 버스간의 양방향 전력제어를 위해 DAB 컨버터가 사용된다. 또한, 양극성 DC 버스에는 두 극성에 균등한 전력 흐름이 형성되지 않기 때문에 이를 해결하는 전압 벨런서가 각각의 양극성 DC 버스마다 필요하다. 따라서 양극성 DC 배전 시스템을 구동하기 위해서는 총 3개의 전력변환장치가 필요하고 다수의 장치로 인해 전력밀도와 전력변환효율이 낮아지게 된다. 이러한 문제를 해결하기 위해 복수의 양극성 DC 버스 전압을 벨런싱하고 양방향 전력제어도 가능한 새로운 구조의 DAB 컨버터를 제안한다. 기존의 3단 구조와 달리 전력변환단계를 하나로 줄일 수 있어 전력밀도와 전력변환효율이 상승하게 된다. 제안하는 DAB 컨버터는 입력과 출력에 인덕터를 사용하여 입력과 출력에 접속되는 두 양극성 DC 버스 전압의 벨런싱을 가능하게 한다. 3-kW급 프로토타입을 통해 제안한 컨버터의 성능을 검증한다.

• 한국공간구조학회:학술대회논문집
• /
• 한국공간구조학회 2008년도 춘계 학술발표회 논문집
• /
• pp.221-226
• /
• 2008

이 연구에서는 태양광을 이용한 공공시설물에 대한 간략한 분석과 함께 대표적인 공공 시설물로 버스 쉘터를 조사하였다. 이 시설물들의 구조 디자인적인 측면에서의 간략한 현황분석, 그리고 버스 쉘터를 중심으로 태양광 버스 쉘터가 구조적인 부분에서 시사하는 의미와 국 내외 사례들을 조사, 분석 하였다. 마지막으로 국내 태양광 버스 쉘터에 대한 문제점을 지적하고, 앞으로 개선해야 할 부분을 제시해 보았다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.71-81
• /
• 2008

본 논문에서는 새로운 On-Chip 버스로 다중처리 기반의 GALDS 버스 구조를 제안하였고 성능을 검증하였다. 제안된 GALDS 버스 구조는 멀티 마스터 멀티 슬레이브의 다중 처리를 지원하는 세그먼트(segment) 기반의 고성능의 양방향 다중처리 버스 구조(bi-direction multitasking bus architecture)이다. 또한, 시스템의 태스크(task) 분석에 의해서, 버스는 버스 동작 주파수의 배수 값을 갖는 주파수 사이에서 각각의 IP에 최적화된 동작 주파수를 선택하기 때문에 전체 전력 소모를 줄일 수 있다. 서로 다른 동작 주파수를 입력받은 IP들 간의 효율적인 데이터 통신을 위하여, 본 구조에서는 비동기 양방향 FIFO를 기반으로 하는 비동기 Wrapper 설계하였다. 또한, 버스 세그먼트의 추가만으로 시스템의 쉬운 확장이 가능하기 때문에, 제안된 구조는 IP 재사용 및 구조적 변경이 용이한 장점을 갖는다. 제안된 버스의 검증을 위해 4-마스터/4-슬레이브를 가지는 4-세그먼트의 버스와 비동기 Wrapper를 Verilog HDL을 이용하여 구현하였다. 버스의 다중처리동작 검증은 버스와 IP의 동작 주파수 비가 1:1, 1:2, 1:4, 1:8인 경우를 기준으로 시뮬레이션을 통해 마스터 IP에서 슬레이브 IP 사이의 데이터 읽기 및 쓰기 전송 동작을 확인하였다. 데이터 전송은 Advanced Microcontroller Bus Architecture(AMBA)과 호환 가능한 16 Burst Increment 모드로 하였다. 제한된 GALDS 버스의 최대 동작 지연시간은 쓰기 동작 시 22 클럭, 읽기 동작 시 44 클럭으로 확인되었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권11_12호
• /
• pp.629-638
• /
• 2005

시스템 온 칩 설계에서 온 칩 버스는 전체 시스템의 성능을 결정하는 중요한 요소이다. 특히 프로세서, DSP 및 멀티미디어 IP와 같이 보다 높은 버스 대역폭을 요구하는 IP가 사용될 경우 온 칩 버스의 대역폭 문제는 더욱 심각해진다. 이에 따라 최근 ARM 사에서는 고성능 온 칩 버스 구조인 ML-AHB 버스 매트릭스를 제안하였다. ML-AHB 버스 매트릭스는 시스템 내의 다중 마스터와 다중 슬레이브간의 병렬적인 접근 경로를 제공하여 전체 버스 대역폭을 증가시켜주고, 최근 많은 프로세서 요소들을 사용하는 휴대형 기기 및 통신 기기 등에 적합한 고성능 온 칩 버스 구조이다. 하지만 내부 컴포넌트인 입력 스테이지와 무어 타입으로 구현된 중재 방식으로 인해 마스터가 새로운 전송을 수행할 때 또는 슬레이브 레이어를 변경할 때 마다 항상 1 클럭 사이클 지연 현상이 발생된다. 본 논문에서는 이러한 문제점을 해결하기 위해 기존 ML-AHB 버스 매트릭스 구조를 개선하였다. 기존 버스 매트릭스 구조에서 입력 스테이지를 제거하고, 개선된 구조에 적합하도록 중재 방식을 변경하여 1 클럭 사이클 지연 문제를 해결하였다. 개선된 결과 4-beat incrementing 버스트 타입으로 다수의 트랜잭션을 수행할 경우, 기존 ML-AHB 버스 매트릭스에 비해 전체 버스 트랜잭션 종료 시간 및 평균 지연 시간이 각각 약 $20\%,\;24\%$ 정도 짧아졌다. 또한 FPGA의 슬라이스 수는 기존의 ML-AHB 버스 매트릭스보다 약 $22\%$ 정도 감소하였고, 클럭 주기도 약 $29\%$ 정도 짧아졌다.

• 대한전자공학회논문지SD
• /
• 제47권1호
• /
• pp.94-101
• /
• 2010

최근 여러 개의 프로세서 및 메모리를 한 개의 칩에 구현하여 다양한 알고리즘을 구현하는 Multi-Processor System-on-Chip (MPSoC) 설계가 가능해지면서, 프로세서 간 interconnection을 최적화 하는 문제가 중요해졌다. Application에 따라서 최적 interconnection이 다르기 때문에, 체계적으로 다양한 사양에 적합한 interconnection 구조를 설계하는 방법이 필요하다. 본 논문에서는 프로세서가 4~16개 정도인 MPSoC application에서는 버스 구조가 적절한 점에 주목하여, 간단한 arbitration이 특징인 Single Arbitration Multiple Bus Accesses (SAMBA) 형 버스 구조를 이용하여, 다양한 application에 대한 성능 제약 조건을 만족하는 저비용 버스 구조를 찾는 새로운 방법을 제안하였다. 다양한 Application을 실험에 이용하여, 제안한 방법으로 성능 제약 조건 내에서 저비용 버스 구조를 찾았다. 같은 성능으로 최적화 전의 구조에 비해서 버스 분할에 필요한 로직 사용이 경우에 따라 약 50% 이상 감소한다. 또한 다양한 성능 조건에 대한 저비용 버스 구조를 찾을 수 있었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2022년도 추계학술발표대회
• /
• pp.176-177
• /
• 2022

현재의 메타버스 서비스는 메타버스 학술대회, 메타버스 입학식 등과 같이 단순히 실제 세계의 대체품 역할만을 수행하고 있으며 앞으로의 메타버스는 실제 세계와 가상 세계가 융합된 실·가상 융합형 메타버스 서비스로 발전할 것이다. 실제 세계와 가상 세계가 융합하기 위해서는 실제 세계에 존재하는 다양한 물리적 개체의 정보가 가상 세계로 반영되어야 하며 메타버스 서비스의 규모가 증가함에 따라 높은 확장성을 지원하는 통신 기술이 요구된다. 본 논문에서는 높은 확장성의 통신 미들웨어인 DDS와 시간 확정적 전송을 보장하는 TSN 표준을 융합하여 메타버스 서비스가 요구하는 방대한 데이터를 시간 확정적으로 전송할 수 있는 DDS-TSN 계층 구조를 설계한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2007년도 춘계학술발표대회
• /
• pp.1421-1423
• /
• 2007

제안하는 arbiter 구조는 AMBA AHB Protocol에서 사용하는 표준 arbiter 를 개선하여, master device들간의 버스 사용에 따른 bus conflict 를 감소시킨 구조이다. 제안하는 arbiter 구조는 인접한 주소를 참조하는 master device 들의 전송을 버스의 대역폭 내에서 한 번에 전송함으로써 버스 전송 횟수 및 데이터 전송량을 감소시킨다. 실험결과, 제안하는 arbiter 구조는 기존의 arbiter 구조에 비해 최대 89%의 전송량이 감소하였다.

• 한국ITS학회 논문지
• /
• 제14권6호
• /
• pp.100-109
• /
• 2015

본 연구에서는 구조방정식 모형을 활용하여 시외버스 서비스 만족도에 영향을 미치는 요인을 분석하였다. 분석자료는 충남 시외버스 이용자를 대상으로 대인면접 설문조사를 통해 수집하였다. 분석결과, 환경요인이 운행요인보다 서비스 만족에 더 중요한 요인인 것으로 나타났다. 남성의 경우, 정류장청결과 교통카드충전의 편리성이 버스청결보다 중요한 요인이며, 여성의 경우, 정류장청결, 카드충전편리, 이용요금적정성 보다 버스청결이 더 중요한 요인으로 나타났다. 또한, 환경요인의 만족도가 높아질수록 이용자는 이용했던 버스를 타인에 권유하는 의향이 증가하는 것으로 나타났다. 따라서, 시외버스 서비스 만족도를 높이고 시외버스 이용을 활성화하기 위해서는 무엇보다도 버스의 청결도를 높여 쾌적한 환경을 제공하는 것이 필요할 것으로 판단된다. 본 연구결과는 시외버스 이용 활성화를 위한 정책개발의 기초자료로 활용될 수 있을 것으로 판단된다.

• 한국경영과학회:학술대회논문집
• /
• 한국경영과학회 1997년도 추계학술대회발표논문집; 홍익대학교, 서울; 1 Nov. 1997
• /
• pp.212-215
• /
• 1997

이동통신 시스템에서 고속 데이터, 그래픽, 동화상 등과 같은 이동 멀티미디어 서비스를 추가로 제공하기 위해서는 기존의 음성 및 데이터 뿐만 아니라 화상, 영상 데이터를 고속으로 교환할수 있도록 시스템 내부 프로세서간 메시지 교환을 위한 CDMA 상호연결 통신망에 대한 성능 향상이 요구된다. 본 논문에서는 CDMA 상호연결망의 성능 향상을 위한 가상 토큰 이중버스(VTDB:Virtual Token Dual Bus)의 구조 및 매체접근제어 프로토콜을 제안하고 성능을 평가하였다. 제안하는 VTDB 프로토콜에서는 공유버스에 대한 매체접근 제어시 가상 토큰에 의한 예약 기능을 사용하여 전송할 메시지를 가진 노드간 가상토큰 전달시간(스위치오버 시간)을 줄여 버스의 성능을 향상시키며, 또한 각 노드를 독립된 두 개의 버스에 동시에 연결하여 메시지 전송시 두 버스를 함께 사용하게 함으로써 통신망의 성능 및 신뢰성을 개선한다. 해석적 방법을 이용한 성능 분석을 통하여 본 논문에서 제안한 VTDB 프로토콜의 성능이, 기존의 단일버스 구조를 갖는 가상토큰 전달방식의 매체접근 제어 프로토콜과 비교하여 우수함을 확인할수 있었다.