• Proceedings of the Korea Information Processing Society Conference
• /
• 2005.05a
• /
• pp.945-948
• /
• 2005

그리드 정보검색 시스템은 일반적인 정보검색 시스템의 문제점과 한계점을 인식하고, 그리드라는 분산처리 환경을 기반으로 정보검색 시스템을 구축함으로써 보다 효율적이고 유연한 확장성을 갖는 정보검색 서비스를 제공한다. 본 논문에서는 그리드 시스템 환경에 맞게 그리드 미들웨어 중에 하나인 글로버스 툴킷(Globus Toolkit)을 이용하여 정보검색을 위한 가상 조직(VO: Virtual Organization)을 구성했다. 그리고 그리드 정보검색을 위한 전단계로 웹상에서 각종 정보를 수집하는 P2P 기반 분산 크롤러들을 관리하는 크롤러 매니저를 그리드 서비스로 설계 및 구현하여 그리드 정보검색 시스템에 존재하는 다른 서비스들과 함께 활용할 수 있도록 하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.11
• /
• pp.2703-2708
• /
• 2014

The conventional bus system architecture consists of masters, slaves, arbiter, decoder and so on in shared bus. As several masters can't use a bus concurrently, arbiter plays an role in arbitrating the bus. The efficiency of bus usage can be determined by the selection of arbitration method. Fixed Priority, Round-Robin, TDMA and Lottery arbitration policies are studied in the conventional arbitration method where the bus transaction cycle, the wait cycle and the priority are primarily considered. In this paper, we propose the arbitration method that considers the wait cycle. Furthermore, we verify the bus transaction cycle and the wait cycle compared with the other arbitration methods through TLM(Transaction Level Model).

• Proceedings of the Korea Information Processing Society Conference
• /
• 2020.11a
• /
• pp.526-527
• /
• 2020

본 연구는 대중교통 활용도를 높이고자 효율적인 버스 환승지 추천 서비스를 설계한다. 제주데이터 허브에서 입수한 승하차데이터를 처리하여 승객수와 버스의 정류장 도착시간 등을 예측함은 물론 인터넷 연결을 통해 버스정보시스템과 연동하여 현재의 교통상황을 실시간으로 입수하여 효율적인 환승지를 추천한다. 승객은 변동되는 교통상황에 따라 이동중에도 더 좋은 환승 노선으로 변경할 수 있으며 데이터센터 관점에서는 축적되고 있는 버스 데이터의 활용도도 높일 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2014.11a
• /
• pp.1018-1020
• /
• 2014

본 논문에서는 통학버스에서의 안전사고에 관련된 여러 사례 중 출입문의 끼임을 방지하기 위하여 통학버스에 영상장치와 전원센서를 부착, 사각지대를 없애고 운전자에게 경보음으로 사고를 미연에 방지하고자 하는 시스템을 제안하고자 한다. 출입문의 배경영상을 적용적으로 수집하고 실시간으로 수집되는 영상과 배경영상을 차 연산 하여 문의 끼임을 인식한다. 실험결과 문에 대해서 끼임이 검출되는 것을 확인할 수 있었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.625-627
• /
• 2002

워크스테이션 네트워크 (NOW: Network of Workstations)은 고성능의 병렬 연산을 위한 중요하고 효과적인 기반환경을 제공하고 있다. NOW 환경에서 통신과 동기화 비용은 다중프로세서 시스템보다 상대적으로 매우 크다. NOW에서 병렬 태스크와 통신을 위한 스케줄링 기법의 선택은 시스템의 활용도와 성능에 큰 영향을 미치므로 효과적으로 스케줄링 알고리즘에 대한 연구가 필요하다. 본 논문에서는 버스 기반의 NOW에서 병렬 태스크를 위한 스케줄링 알고리즘을 제안하고, 시뮬레이션을 통하여 통신비용의 변화에 따른 시스템의 성능을 비교한다. 알고리즘은 태스크 중복을 기반으로 하며 통신에 따른 스케줄링 길이를 줄이기 위하여 휴리스틱을 사용한다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.1
• /
• pp.24-32
• /
• 1998

The bus contention among bus-based shared-memory multiprocessors limits their performance. In addition, under split bus transaction environment, multiprocessors may make some memory requests unnecessary stand by in the memory access buffer, which makes system performance worse. This unnecessary stand-by can be eliminated by maintaining the bitmap table which contains the status bit for each memory block. However, this mechanism requires a great size of SRAM for the status information, which is fully mapped from the whole memory blocks. To solve this problem, we propose a bitmap cache which exploits partial mapping and locality of references. The simulation results show that the proposed system can greatly reduce the capacity of SRAM for the status information with little deteriorating its performance.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.48-50
• /
• 1999

본 논문에서는 비선형 편집기를 위해 구현한 디스크 어레이의 구조[1][2][3]에서 편집할 영상의 특성에 따라 최적의 시스템을 구현하는 방법을 성능 분석에 의해 제시한다. 비선형 편집기를 위한 디스크 어레이는 여러 노드로 구성되어 영상의 종류에 따라 확장성이 용이하며 각 노드는 2개의 SCSI버스에 14개의 디스크가 연결 가능하다. 이러한 구조의 시스템에서 디스크의 개수 및 노드의 수를 이용한 SCSI버스의 성능 분석 모델을 제시한다. 성능 분석은 노드 수 및 디스크의 개수에 따라 SCSI 버스의 대역폭 및 디스크들의 검색 속도 비교 후 느린 부분을 찾도록 한다. 주어진 요구에 맞는 시스템을 설계하기 위해 성능 분석 모델을 이용한 최적의 자원을 갖는 비선형 편집 시스템 구현 방법을 제시하며 이를 이용한 무압축 NTSC 비선형 편집기의 설계 및 구현 예를 보인다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2017.11a
• /
• pp.716-719
• /
• 2017

This system is designed for autonomous buses. It controls buses by lane and object recognition using Deep Learning based computer vision technology. Through this system, we can expect to reduce traffic costs and increase stability.

• The Transactions of the Korea Information Processing Society
• /
• v.4 no.11
• /
• pp.2914-2922
• /
• 1997

For FA (factory automation) and ATE (automatic test equipment) in the industrial area, the standard bus needs to increase the system performance of multiprocessor environment. VME(versa module european package format) bus is appropriated to the standard bus but has features of small package and low board density. Beside, the density of board and semiconductor have grown to become significant issues that affect development time, project cost and field diagnostics. To fit this trend, in this paper, we composed Revision C.1 (IEEE std. P1014-1987) of the integrated environment for the main function such as arbitration, interrupt and interface between, VMEbus and several control modules Also the designed, VME system controller is implemented on FPGA that can be located even into slot 1. The control and function modules are coded with VHDL mid-fixed description method and then those operations are verified by simulation. As a result of experiment, we confirmed the most important that is the operation of Bus timer about Bus error signal should occur within $56{\mu}m$, and both control and function modules have the reciprocal operation correctly. Thus, the constructed VHDL library will be able to apply the system based VMEbus and ASIC design.

• Journal of KIISE:Computer Systems and Theory
• /
• v.33 no.9
• /
• pp.699-708
• /
• 2006

Bus splitting technique reduces bus energy by placing modules with frequent communications closely and using necessary bus segments in communications. But, previous bus splitting techniques can not be used in MPSoC platform, because it uses cache coherency protocol and all processors should be able to see the bus transactions. In this paper, we propose a bus splitting technique for MPSoC platform to reduce bus energy. The proposed technique divides a bus into several bus segments, some for private memory and others for shared memory. So, it minimizes the bus energy consumed in private memory accesses without producing cache coherency problem. We also propose a task allocation technique considering cache coherency protocol. It allocates tasks into processors according to the numbers of bus transactions and cache coherence protocol, and reduces the bus energy consumption during shared memory references. The experimental results from simulations say the bus splitting technique reduces maximal 83% of the bus energy consumption by private memory accesses. Also they show the task allocation technique reduces maximal 30% of bus energy consumed in shared memory references. We can expect the bus splitting technique and the task allocation technique can be used in multiprocessor platforms to reduce bus energy without interference with cache coherency protocol.