• Journal of the Korean Vacuum Society
• /
• v.8 no.1
• /
• pp.31-35
• /
• 1999

In this paper, the lifetime dependence as a function of the line length of Al-1%Si thin film interconnections due to electromigration in semiconductor devices was studied. Al-1%Si thin film interconnections with a pattern of straight type were formed by using a standard photolithography process. The test patterns manufactured have line lengths in the range of 100 to 1600 $mu extrm{m}$. Al-1%Si thin film interconnections with Ti underlayers showed longer lifetime than those without Ti underlayers. Ti underlayers are believed to improve electromigration resistance resulting in a longer lifetime in Al-1%Si thin film interconnections. The dependence of lifetime on the line length in Al-1%Si/Ti thin film interconnections shows a saturation tendency near 800 $\mu\textrm{m}$ line length.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.260-260
• /
• 2012

최근 IT산업의 급속한 발달로 모바일 제품과 반도체 및 IC 패키지 등의 전자제품의 소형화, 경량화 및 고성능화되어 가고 있다. 따라서 반도체 공정에서 단위소자의 고속화를 구현하기 위한 금속배선공정에 사용되는 금속재료가 최근에 최소 선폭을 갖는 디바이스에서는 구리를 배선 재료로 전환하고, 향후에는 모든 디바이스가 구리를 주요 배선재료로 사용할 것으로 예측되고 있다. 반도체 소자 공정 중 시료 표면 위에 형성되는 오염물은 파티클, 유기오염물, 금속 불순물 그리고 자연 산화막으로 나눌 수 있다. 구리 표면에 생성되는 부식생성물의 종류에는 CuO, $Cu_2O$, $Cu(OH)_2$, $CuCO_3{\cdot}Cu(OH)_2$와 같은 생성물들이 있다. 이러한 부식생성물이 구리박막 표면에 형성이 되면 성장된 구리박막의 특성을 저하시키게 된다. 이러한 다양한 오염물들을 제거하기 위해서 여러 가지 전처리 공정에 대한 연구가 보고되고 있다. 본 연구에서, 스퍼터 방식으로 구리를 증착한 웨이퍼 (Cu/Ti/Si) 를 대기 중에 노출시켜 자연 산화막을 성장시키고, 이 산화막과 대기로부터 흡착된 불순물을 제거하기 위해 계면 활성제인 TS-40A와 $NH_4OH$ 수용액을 사용하여 이들 수용액이 구리 표면층에 미치는 영향에 대해 조사 분석하였다. 사용된 TS-40A는 알칼리 탈지제로서 웨이퍼 표면의 유기물을 제거하는 역할을 하며, $NH_4OH$는 구리를 제거하는 부식액으로 산업현장에서 널리 사용되고 있다. 다양한 표면 전처리 조건에 따른 구리박막 표면의 형상 및 미시적 특성변화를 SEM과 AFM을 이용하여 관찰하였고, 표면의 화학구조 및 성분 변화를 관찰하기 위해 XPS를 측정하였으며, 전기적 특성변화를 관찰하기 위해 4-point prove를 사용하여 박막의 면저항을 측정하였다.

• Korean Journal of Materials Research
• /
• v.9 no.5
• /
• pp.538-543
• /
• 1999

The theory of the reflow applied to metallization process was studied, and the factors affecting the reflow and the relation between the reflow and the grain growth were investigated. The driving force for the metal reflow is the difference in chemical potentials along the metal surface, and it causes the atom movement. On condition that metal interconnect is fabricated for semiconductor devices, surface diffusion is the primary atom movement mechanism. The metal reflow is influenced by reflow temperature, reflow time, reflow ambient, thin film thickness, thin film material, underlayer material, pattern size, and aspect ratio. It is supposed that the reflow characteristic varies according to the grain growth during the reflow, so the effect of the grain growth on the reflow should be considered.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.49.1-49.1
• /
• 2018

신축성 디바이스는 다양한 디자인을 적용할 수 있고 형태에 대한 제약을 최소화 할 수 있어 수요가 점점 증가하고 있다. 신축성 디바이스의 핵심인 신축 전극에 대한 연구가 활발히 진행되고 있으며, 물결무늬나 코일 형태의 금속 전극, 탄소 소재를 사용한 전극, 하이드로젤 전극 등이 연구되었다. 하지만 이러한 방법들은 공정과정이 복잡하거나, 변형시 전기적 저항 변화가 크다. 또한 단일 소재를 활용한 신축성 전극은 물질적인 한계로 인하여 신축성을 향상시키는 데 한계가 있다. 신축 전극에 많이 사용되는 은 나노와이어는 용액에 분산되어 있어 공정이 쉽고, 좋은 전기적 특성을 가지는 소재이다. 은 나노와이어는 네트워크 형태로 얽혀있어 신축성 있는 배선의 재료로써 좋은 역할을 할 것으로 기대하지만, 은 나노 와이어만 사용하여 제작한 배선은 늘렸을 때 나노와이어들 간의 접촉 불량으로 저항이 증가한다. 이를 보완하기 위해 본 연구에서는 배선을 형성하고 있는 금속 나노소재 간 전기적 접촉을 향상시키기 위해 은 나노와이어와 은 나노입자를 섞어 하이브리드 잉크를 제작하여 전극을 형성했다. 하이브리드 잉크로 제작한 전극을 신축성 있는 고분자에 함입하여 신축률에 따른 저항을 평가했다. $175^{\circ}C$에서 열처리한 전극을 5% 늘렸을 때, 단일 소재인 은 나노와이어나 은 나노입자만을 사용한 경우는 전극이 끊어지거나 저항이 175%나 증가했지만, 하이브리드 잉크를 사용했을 때는 16.5% 증가했다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2008.08a
• /
• pp.138-138
• /
• 2008

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1999.11a
• /
• pp.84-84
• /
• 1999

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.11a
• /
• pp.153-153
• /
• 2012

금은 양호한 전기적 특성 및 높은 연성과 퍼짐성을 갖고, 화학적 안정성도 우수하기 때문에 전자부품의 배선재료, 접점재료뿐만 아니라 우주왕복선의 박막 방어막으로도 사용되고 있다. 도금두께 제어가 우수하고, 수조의 관리가 용이하기 때문에 오래전부터 인쇄회로기판 분야에서도 최종표면처리(Surface Finish)에 적용되고 있다. 최근 전자부품이 다시 고밀도화가 추진되고, 미세 배선회로가 증가함에 따라 무전해 도금 보다 균일전착 막을 얻을 수 있는 전해금 도금공정이 요구되고 있다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2008.11a
• /
• pp.3-4
• /
• 2008

로직 디바이스에서는 알루미늄을 대신하여 구리로 backend-of-line(BEOL) 금속화공정이 대체되고 있다. 그러나 메모리 디바이스에서 구리 배선으로의 전환이 쉽지 않다. Cu-seed layer는 구리 배선을 메모리 디바이스에 적용하기 위해서 필요한 gap-fill 확장성을 개선하기 위한 중요한 부분을 차지한다. Cu-seed layer 증착을 위한 향상된 PVD 장비인 Eni 스퍼터를 소개한다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.107-107
• /
• 2003

원자층 증착(ALD, Atomic Layer Deposition)기술은 기판 표면에서의 self-limiting reaction을 통해 매우 얇은 박막을 형성할 수 있고, 두께 및 조성 제어를 정확히 할 수 있으며, 복잡한 형상의 기판에서도 100%에 가까운 step coverage를 얻을 수 있어 초미세패턴의 형성과 매우 얇은 두께에서 균일한 물리적, 전기적 특성이 요구되는 초미세 반도체 공정에 적합하다. 특히 반도체의 logic 및 memory 소자의 gate 공정에서 절연막과 보호막으로, 그리고 배선공정에서는 층간절연막(ILD, Inter Layer Dielectric)으로 사용하는 silicon oxide 박막에 적용될 경우, LPCVD 방법에 비해 낮은 온도에서 증착이 가능해 boron과 같은 dopant들의 확산을 최소화하여 transistor 특성 향상이 가능하며, PECVD 방법에 비해 전기적·물리적 특성이 월등히 우수하고 대면적 uniformity 증가가 기대된다. 본 연구에서는 자체적으로 설계 및 제작한 장비를 이용하여 silicon oxide 박막을 ALD 방법으로 증착하고 그 특성을 살펴보았다. 먼저, cycle 수에 따른 증착 박막 두께의 linearity를 통해서 원자층 증착(ALD)임을 확인할 수 있었으며, reactant exposure(L)와 증착 온도에 따른 deposition rate 변화를 알아보았다 Elipsometer를 이용해 증착된 silicon oxide 박막의 두께 및 굴절률과 그 uniformity를 관찰하였고, AES 및 XPS 분석 장비로 박막의 조성비와 불순물 성분을 살펴보았으며, 증착 박막의 치밀성 평가를 위해 HF etchant로 wet etch rate를 측정하여 물리적 특성을 정리하였다. 특히, 기존의 박막 증착 방법인 LPCVD와 PECVD에 의한 silicon oxide박막의 물성과 비교, 평가해 보았다. 나아가 적절한 촉매 물질을 선정하여 원자층 증착(ALD) 공정에 적용하여 그 효과도 살펴보았다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2004.05a
• /
• pp.202-206
• /
• 2004

본 연구에서는 고밀도로 백색 발광다이오드를 웨이퍼 상에 제작하기 위한 제조공정에 필요한 포토마스크를 제작하는 연구를 수행하였다. 발광다이오드 한 개의 패턴을 웨이퍼상에 연속적으로 배열하여 이를 병렬로 연결하는 금속배선을 고려하였다. AutoCAD의 DWG 파일로 캐드작업을 수행하여 이를 DXF 파일로 변환하였으며, 레이저빔으로 스켄하여 소다라임 유리판 위에 크롬을 식각함으로써 포토마스크를 제작하였다. 이는 기존에 제작된 개별칩 형태의 발광다이오드 제작공정을 집적공정화함으로써 웨이퍼상에서 전면 발광하는 조명광원의 구조를 갖는다. 또한 이를 활용하여 백색 발광다이오드 집적칩을 제작하려 한다.