• 한국산업정보학회논문지
• /
• 제13권3호
• /
• pp.110-116
• /
• 2008

본 논문에서는 이진위상 컴퓨터형성홀로그램(binary phase computer generated hologram;BPCGH)과 다중 XOR 연산을 이용하여 영상의 암호화를 개선시키는 방법을 제안하고자 한다. 먼저 암호화를 위해 원영상을 재생할 수 있는 BPCGH를 반복 알고리듬을 이용하여 설계하며, 이를 암호화할 영상으로 간주하여 랜덤하게 발생시킨 위상 키 영상과의 XOR 연산을 통해 암호화한다. 암호화된 영상을 다시 XOR 연산을 통해 여러 개의 슬라이드 영상으로 나눔으로써 암호화를 개선시킨다. 홀로그램의 복호화 과정은 암호화된 슬라이드 영상과 암호화시에 사용된 무작위 위상 키 영상을 직렬 정합시킨 후, 기준파와의 간섭에 의해 수행된다. 그리고 복호화 된 홀로그램 영상은 위상 변조한 후, 역푸리에 변환하여 최종적으로 구한다. 그리고 슬라이드 영상의 패턴을 적절히 바꾸어 주면 다양한 형태의 복호화된 BPCGH 영상을 생성할 수 있다. 제안된 암호화 방법은 암호화시에 사용된 무작위 키 영상 정보가 없으면 원영상이 전혀 복원되지 않고, 암호화된 슬라이드 영상을 달리함에 따라 복원되는 홀로그램의 패턴을 다양하게 얻을 수 있으므로 차별화 된 인증 시스템에 활용할 수 있다.

• 한국정보통신학회논문지
• /
• 제7권8호
• /
• pp.1854-1863
• /
• 2003

디지털 통신 시스템에서 오류 정정 부호화 방식으로 사용되는 Turbo Code의 성능은 부호기에 내재되어 부호의 자유 거리 결정에 큰 영향을 미치는 인터리버와 복호기에서 수행되는 반복 복호에 의해 결정된다. 하지만 우수한 성능을 얻기 위해 수신 과정에서 많은 지연 시간이 요구되는데 이는 주로 인터리버의 크기에 의존하게 된다. 또한 Turbo Code는 페이딩 채널 상에서도 신뢰성 있는 강력한 코딩 기법으로 알려져, 최근 ITU 등에서 IMT­2000과 같은 차세대 이동 통신에서 채널 코드의 표준으로 채택되었다. 따라서 본 논문에서는 기존의 블럭 인터리버를 변형한 인터리버와 MAP(Maximum A Posteriori)알고리듬을 이용한 병렬 구조의 터보 복호기를 제안하였다. 무선 멀티미디어 통신에서 실시간 음성 및 비디오 서비스를 제공할 때 CDMA 환경에서의 AWGN과 페이딩 채널에 대해 가변 복호방법을 이용하여 감소된 복호지연의 관점에서 컴퓨터 모의실험을 통해 성능 분석을 하고 기존의 다른 방법과 비교하였다.

• 한국정보통신학회논문지
• /
• 제18권3호
• /
• pp.643-650
• /
• 2014

TOF(Time-Of-Flight) 센서에 의해 획득된 정보로부터 3차원 깊이 영상(depth image)을 추출하기 위한 위상 연산기 하드웨어를 구현한다. 설계된 위상 연산기는 DCORDIC(Differential COordinate Rotation DIgital Computer) 알고리듬의 벡터링 모드를 이용하여 아크탄젠트 연산을 수행하며, 처리량과 속도를 늘리기 위해 잉여 이진 수체계와 파이프라인 구조를 적용하였다. 고정 소수점 MATLAB 시뮬레이션을 통해 검증하고 최적 데이터 비트 수 및 반복 횟수를 결정하였으며, MATLAB/Simulink와 FPGA 연동을 통해 하드웨어 동작을 검증하였다. TSMC $0.18-{\mu}m$ CMOS 공정으로 테스트 칩을 제작하였으며, 테스트 결과 정상 동작함을 확인하였다. 약 82,000 게이트로 구현되었고, 400MHz@1.8V로 동작하여 400 MS/s의 연산 성능을 갖는 것으로 평가되었다.

• 전자공학회논문지C
• /
• 제35C권12호
• /
• pp.1-12
• /
• 1998

본 논문은 VHDL 컴파일러 시스템에서 후반부의 VHDL-to-C 사상 과정을 설계 및 구현한 연구에 관하여 기술한다. 컴파일러 전반부가 VHDL 설계 프로그램으로부터 발생시킨 중간 형식의 분석 데이터는 컴파일러 후반부의 VHDL-to-C 사상을 통해서 VHDL 어의가 구현된 C 코드 모델로 변환된다. 기본적으로 VHDL 어의를 표현하기 위한 C 코드 모델은 선언부, 구축부, 초기화부 및 실행부의 4개 기능적 템플릿으로 구성된다. 사상 과정에서는 사상 단위와 기능분류에 따른 129개 C 사상 템플릿과 반복적 알고리듬을 통하여 터미널 정보를 이용해서 C 코드를 생성하게 된다. C 프로그램의 구성은 코드를 직접 템플릿으로 출력하거나, 생성된 코드를 데이터큐에 중간 저장시키고 상위사상 결과에 결합시켜서 이루어진다. 설계 및 구현된 VHDL-to-C 사상기는 Validation Suite의 96% VHDL 구문 구조에 대해서 100% C 코드 모델을 완벽하게 사상할 수 있음을 보였다. 또한 VHDL-to-C 사상의 성능에서 생성된 코드의 메모리 오버헤드가 해석기 방식보다는 작고 직접코드 방식보다는 크지만 VHDL 프로그램 크기에 대해서 완만한 증가 경향을 보이고 있으며, 사상처리 시간에서는 사상 메카니즘의 구현에서 최적화 및 개선이 요구됨을 나타내었다.

• 한국콘텐츠학회논문지
• /
• 제11권8호
• /
• pp.475-487
• /
• 2011

본 논문에서는 고차원펄스의 스펙트럼을 유도하는 체계적인 방법을 제시하고, 이를 학습내용으로 하는 효율적인 이러닝 시스템을 설계한다. 고차원펄스의 스펙트럼은 연속미분법이나 콘볼루션법 등 기존의 방법에 의하여 유도될 수 있으나, 그 차수가 증가함에 따라 현저하게 높아지는 복잡도 때문에 사용할 수 없다. 우리는 고차원펄스의 차수에 따라 순환적으로 적용되는 알고리듬을 제시하고, 이를 찾아보기표에 의하여 함수적으로 차수에 연관된 스펙트럼의 식을 유도한다. 또한, 이를 이용하여 고차원펄스의 스펙트럼을 분석하는 과정을 학습하는 이러닝 콘텐츠를 설계한다. 여기에는 기존의 순차적 재생을 기본으로 하여 이른바 개념단위 오브젝트별 분기방식을 적용하는 콘텐츠 처리방식이 사용된다. 모델링, 임펄스응답과 전달함수, 파라미터, 찾아보기표 등 전체를 네 개의 개념단위로 분할한 콘텐츠페이지를 설계하고, 이들로부터 하향식으로 분화된 개념단위들을 모듈과 서브모듈로 설정한다. 이들은 개념단위 오브젝트별 분기방식에 의하여 학습자에게 다양한 학습순서와 반복학습 등을 제공하여 상호작용을 증대하고, 저작된 이러닝 콘텐츠에 의한 학습효과를 현저히 향상시킨다. 또한, 콘텐츠 자체의 효율성 측면에서도 현저한 향상을 이룬다.

• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.447-458
• /
• 2003

고속동작을 하는 곱셈기는 DSP의 기본 블록 설계에 있어서 필수적이다. 전형적으로 신호처리분야에 있어서 반복 알고리듬은 다량의 곱셈연산을 필요로 하고, 이 곱셈연산을 첨가하고 실행하는데 사용된다. 본 논문은 32×32-b RST를 적용한 병렬 구조 곱셈기의 매크로 블록을 제시한다. Tree part의 속도를 향상시키기 위해 변형된 부분곱 발생 방법이 구조레벨에서 고안되었다. 이것은 4 레벨을 압축된 3 레벨로 줄였고, 4-2 압축기를 사용한 월리스 트리 구조에서도 지연시간을 감소시켰다. 또한, tree part가 CSA tree를 생성하기 위한 4개의 모듈러 블록과 결합이 되게 하였다. 그러므로 곱셈기 구조는 부스 셀렉터, 압축기, 새로운 부분곱 발생기(MPPG : Modified Partial Product Generator)로 구성된 같은 모듈에 규칙적으로 레이아웃 될 수 있다. 회로레벨에서 적은 트랜지스터 수와 엔코더로 구성된 새로운 부스 셀렉터가 제안되었다. 부스셀렉터에서의 트랜지스터 수의 감소는 전체 트랜지스터 수에 큰 영향을 끼친다. 설계된 셀렉터에는 9개의 PTL(Pass Transistor Logic)을 사용한다. 이것은 일반적인 트랜지스터 수의 감소와 비교했을 때 50% 줄인 것이다. 단일폴리, 5중금속, 2.5V, 0.25㎛ CMOS공정을 사용하여 설계하고, Hspice와 Epic으로 검증하였다. 지연시간은 4.2㎱, 평균 전력소모는1.81㎽/㎒이다. 이 결과들은 발표된 성능이 우수한 일반적인 곱셈기보다도 성능이 우수하다.

• 지구물리와물리탐사
• /
• 제25권4호
• /
• pp.167-176
• /
• 2022

심지층 특성화 기술 확보에 필요한 자체 기기 개발의 일환으로 철재 케이싱이 설치된 시추공에도 적용가능한 공곡검층기 K-DEV를 설계하고 500 m 깊이 용 시작품을 개발하였다. K-DEV는 디지털 출력을 제공하고 이미 성능이 입증된 센서들을 장착하며, 기존에 국내에서 사용하는 윈치시스템과 호환성을 갖추도록 설계되었다. K-DEV 시작품은 외경 48.3 mm 비자성 스테인레스강 하우징을 채용했으며 실험실 내에서 20 MPa까지의 방수 시험, 그리고 1 km 깊이 시추공에 삽입하여 내구성 시험을 거쳤다. 시작품을 이용해 600 m 깊이까지의 하향 및 상향 연속 검층을 수행하여 작동의 안정성 및 자료의 반복성을 확인하였다. 철재 케이싱이 설치되어 있는 시추공내에서 방위각 결정에 필수적인 자이로 센서로 K-DEV 시작품에서는 고정밀도 MEMS 자이로스코프를 채택하였다. 여기에 가속도계 자료와 각속도 자료를 융합하고 무향 칼만 필터링(Unscented Kalman Filtering)을 통해 최적화 함으로써 정확한 궤적 추적을 수행하는 알고리듬을 고안하였다. 시험 시추공에서 K-DEV 시작품과 상업적 기기와의 비교 검층을 통해 서로 매우 근접한 결과를 얻었다. 특히, MEMS 자이로 센서의 시간에 따른 drift에 의한 오차 누적 문제는 검층 전 후에 정두에서 동일한 방향으로 위치한 정지 상태에서 측정한 자료로부터 각속도를 보정함으로써 해소될 수 있으며, 철재 케이싱이 설치된 시추공에서의 공곡검층이 나공 상태에서의 결과와 거의 동일한 궤적 추정 결과를 제공함을 확인할 수 있었다. 이러한 시작품 적용 결과로서 K-DEV 개발의 방법론, 시작품의 안정성 및 자료의 신뢰성을 확보하였다고 판단된다.