• Title/Summary/Keyword: 반도체칩

Search Result 327, Processing Time 0.03 seconds

A Survey for Nondestructive Semiconductor Failure Analysis (반도체 비파괴 불량분석)

  • Jong-Eon Lim;Seok-In Hong
    • Annual Conference of KIPS
    • /
    • 2023.11a
    • /
    • pp.1167-1168
    • /
    • 2023
  • 차량용 반도체 수요의 증가로 자율 주행 및 전장제품에 시스템 반도체 수요가 증가하고 있다. 차량용 반도체는 기존 AP 같은 칩보다 더 높은 내구성과 신뢰성이 요구되기 때문에 불량 분석이 중요하다. 이러한 환경에서 반도체의 안정적인 생산과 품질 보장을 위해서는 불량 검출과 불량 원인 분석이 중요하다. 본 논문은 기본적인 비파괴 불량 분석 방법에 대하여 조사하고 장단점을 탐구한다. 이를 통해 반도체의 안정적인 양산을 위한 기반 지식을 제공한다.

Studies on Flip Chip Underfill Process by using Molding System (몰딩공정을 응용한 플립칩 언더필 연구)

  • 한세진;정철화;차재원;서화일;김광선
    • Journal of the Semiconductor & Display Technology
    • /
    • v.1 no.1
    • /
    • pp.29-33
    • /
    • 2002
  • In the flip-chip process, the problem like electric defect or fatigue crack caused by the difference of CTE, between chip and substrate board had occurred. Underfill of flip chip to overcome this defects is noticed as important work developing in whole reliability of chip by protecting the chip against the external shock. In this paper, we introduce the underfill methods using mold and plunge and improvement of process and reliability, and the advantage which can be taken from embodiment of device.

  • PDF

Replication 공정을 이용한 Polymer Heat Exchanger 제작

  • 정순호;김영철;서화일
    • Proceedings of the Korean Society Of Semiconductor Equipment Technology
    • /
    • 2003.12a
    • /
    • pp.7-11
    • /
    • 2003
  • 집적회로에서 발생되는 열은 회로의 불안정한 동작을 야기하여 시스템의 기능을 저하시키므로 동작중인 집적회로를 일정온도 이하로 유지 할 수 있는 장치가 요구된다. 현재 사용되는 방열 시스템은 대부분이 크기가 큰 공냉식이며 Heat sink의 크기로 인해 수냉식의 방열 시스템 역시 그 크기가 칩의 크기보다 매우 크다. 본 논문에서는 드라이 필름 레지스터를 사용하여 짧은 제작 기간과 적은 비용으로 Master를 제작하였다. 이 Master를 사용한 Replication 공정을 이용하여 칩의 패키지내에 삽입될 수 있는 Polymer Heat Exchanger를 제작하였다.

  • PDF

백색 LED 조명 광원제작 공정에 필요한 포토마스크 제작

  • 하수호;최재호;황성원;김근주
    • Proceedings of the Korean Society Of Semiconductor Equipment Technology
    • /
    • 2004.05a
    • /
    • pp.202-206
    • /
    • 2004
  • 본 연구에서는 고밀도로 백색 발광다이오드를 웨이퍼 상에 제작하기 위한 제조공정에 필요한 포토마스크를 제작하는 연구를 수행하였다. 발광다이오드 한 개의 패턴을 웨이퍼상에 연속적으로 배열하여 이를 병렬로 연결하는 금속배선을 고려하였다. AutoCAD의 DWG 파일로 캐드작업을 수행하여 이를 DXF 파일로 변환하였으며, 레이저빔으로 스켄하여 소다라임 유리판 위에 크롬을 식각함으로써 포토마스크를 제작하였다. 이는 기존에 제작된 개별칩 형태의 발광다이오드 제작공정을 집적공정화함으로써 웨이퍼상에서 전면 발광하는 조명광원의 구조를 갖는다. 또한 이를 활용하여 백색 발광다이오드 집적칩을 제작하려 한다.

  • PDF

해외뉴스

  • Korean Federation of Science and Technology Societies
    • The Science & Technology
    • /
    • v.17 no.5 s.180
    • /
    • pp.16-18
    • /
    • 1984
  • 제4차대전을 대비하는 미국 / 빛에 민감한 경보장치 개발 / 장수전등 개발 / 5배나 빠른 반도체칩 / 그리스도가 십가자에 못박힌 날 / 카네기 재단 연구지원투자 계획

  • PDF

A Study on the Test Device for Improving Test Speed and Repeat Precision of Semiconductor Test Socket (반도체 테스트 소켓의 검사속도 및 반복 정밀도 개선형 검사장치에 관한 연구)

  • Park, Hyoung-Keun
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.22 no.1
    • /
    • pp.327-332
    • /
    • 2021
  • At the package level, semiconductor reliability inspections involves mounting a semiconductor chip package on a test socket. The form of the test socket is basically determined by the form of the chip package. It also acts as a medium to connect with test equipment through mechanical contact of the leads and socket leads in the chip package, and it minimizes signal loss in a signal transmission process so that an inspection signal can be delivered well to the semiconductor. In this study, a technique was applied to examine the interdependence of adjacent electrical transfer routes and the structure of adjacent electrical transfer paths. The goal was to enable short-circuit testing of fewer than 100 silicon test sockets through a single interface for life tests and precision measurements. The test results of the developed device show a test precision of 99% or more and a simultaneous test speed characteristic of 0.66 sec or less.

Standardized Modeling Method of Semiconductor IP Interfaces (반도체 IP 인터페이스의 표준화된 모델링 방법)

  • Lee, Seongsoo
    • Journal of IKEEE
    • /
    • v.18 no.3
    • /
    • pp.341-348
    • /
    • 2014
  • When several resuable semiconductor IPs are connected and implemented into an integrated chip, each semiconductor IP should provide code files for synthesis and interface modeling files for simulation and verification. However, description methods and levels of abstraction of interface modeling files are different because these semiconductor IPs are designed by different designers, which makes some problems in simulation and verification. This paper proposes a standardized modeling method of semiconductor IP interfaces. It restricts semiconductor IP interfaces to several predefined level of abstraction. The proposed method helps the chip integration designer to easily connect different semiconductor IPs and to simulate and verify them.

UHF 대역 RFID 를 위한 안테나 및 리더기술

  • 박경철;윤태섭
    • Information and Communications Magazine
    • /
    • v.21 no.6
    • /
    • pp.143-152
    • /
    • 2004
  • 최근 RFID 국제 표준안이 확정되고 RFID 태그용 칩이 저가 생산이 가능하게 되면서 특히 물류 유통 분야를 중심으로 기존의 바코드를 대체하는 RFID 시스템의 상용화 가능성이 제시되고있다. 특히 감지거리가 길고 인식률이 좋은 UHF 대역의 기술적인 활용 가능성이 고조되면서 산업적으로 성공할 가능성이 더욱 커지고 있다. UHF 대역의 무선 태그의 생산 기술은 종래에는 GaAs 쇼트키 다이오드와 기타 RF회로를 CMOS 회로와 하나의 칩으로 통합하는 것이 어려워 저가, 초소형의 무선 태그용 칩을 실용화하지 못하였다 하지만 최근에 반도체 기술의 눈부신 발전과 CMOS RF 기술의 발전으로 RF 태그용 무선회로를 하나의 칩으로 통합하여 저가 생산으로 특히 유통 및 물류 분야를 중심으로 긍정적인 활용 결과 및 제품들이 등장하고 있다.(중략)