• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.05a
• /
• pp.112-115
• /
• 2003

Sub-90nm급 high speed 소자를 위해서는 extension영역의 shallow junction과 sheet 저항의 감소가 필수적이다. 일반적으로 기생저항은 channel저항의 약 10-20%정도를 차지하도록 제작되므로, 이를 최소화하여 optimize하기 위해서는 기생저항에 대한 성분 분리와 이들이 가지는 저항값에 대한 정량적 계산이 이루어져야 한다. 이에 본 논문은 calibration된 TCAD simulation을 통해 90nm급 Tr. 에서 각 영역의 저항성분을 계산, 평가하는 방법을 제시한다. 이 결과, 특히, extension영역의 표면-accumulation부분이 가장 개선이 있어야 할 부분으로 분석되었으며, 이 저항은 gate하부에 존재하는 extension으로부터 발if되는 측면 doping의 tail영역으로 인해 형성되는 것으로,doping의 abruptness가 가장 중요한 factor인 것으로 판단된다.

• Journal of the Semiconductor & Display Technology
• /
• v.18 no.4
• /
• pp.138-142
• /
• 2019

As the NAND flash memory goes to 3D vertical Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) structure, the lateral charge migration can be critical in the reliability performance. Even more, with miniaturization of flash memory cell device, just a little movement of trapped charge can cause reliability problems. In this paper, we propose a method of predicting the trapped charge profile in the retention mode. Charge diffusivity in the charge trapping layer (Si₃N₄) was extracted experimentally, and the effect on the trapped charge profile was demonstrated by the simulation and experiment.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.263-263
• /
• 2016

최근 반도체 시장에서는 저비용으로 고성능 박막 트랜지스터(TFT)를 제작하기 위한 다양한 기술들이 연구되고 있다. 먼저, 재료적인 측면에서는 비정질 상태에서도 높은 이동도와 가시광선 영역에서 투명한 특성을 가지는 산화물 반도체가 기존의 비정질 실리콘이나 저온 폴리실리콘을 대체하여 차세대 디스플레이의 구동소자용 재료로 많은 주목받고 있다. 또한, 공정적인 측면에서는 기존의 진공장비를 이용하는 PVD나 CVD가 아닌 대기압 상태에서 이루어지는 용액 공정이 저비용 및 대면적화에 유리하고 프리커서의 제조와 박막의 증착이 간단하다는 장점을 가지기 때문에 활발한 연구가 이루어지고 있다. 특히 산화물 반도체 중에서도 indium-gallium-zinc oxide (IGZO)는 비교적 뛰어난 이동도와 안정성을 나타내기 때문에 많은 연구가 진행되고 있지만, 산화물 반도체 기반의 박막 트랜지스터가 가지는 문제점 중의 하나인 문턱전압의 불안정성으로 인하여 상용화에 어려움을 겪고 있다. 따라서, 본 연구에서는 기존의 산화물 반도체의 불안정한 문턱전압의 문제점을 해결하기 위해 마이크로웨이브 열처리를 적용하였다. 또한, 기존의 IGZO에서 suppressor 역할을 하는 값비싼 갈륨(Ga) 대신, 저렴한 지르코늄(Zr)과 하프늄(Hf)을 각각 적용시켜 용액 공정 기반의 Zr-In-Zn-O (ZIZO) 및 Hf-In-Zn-O (HIZO) TFT를 제작하여 시간에 따른 문턱 전압의 변화를 비교 및 분석하였다. TFT 소자는 p-Si 위에 습식산화를 통하여 100 nm 두께의 $SiO_2$가 열적으로 성장된 기판 위에 제작되었다. 표준 RCA 세정을 진행하여 표면의 오염 및 자연 산화막을 제거한 후, Ga, Zr, Hf 각각 suppressor로 사용한 IGZO, ZIZO, HIZO 프리커서를 이용하여 박막을 형성시켰다. 그 후 소스/드레인 전극 형성을 위해 e-beam evaporator를 이용하여 Ti/Al을 5/120 nm의 두께로 증착하였다. 마지막으로, 후속 열처리로써 마이크로웨이브와 퍼니스 열처리를 진행하였다. 그 결과, 기존의 퍼니스 열처리와 비교하여 마이크로웨이브 열처리된 IGZO, ZIZO 및 HIZO 박막 트랜지스터는 모두 뛰어난 안정성을 나타냄을 확인하였다. 결론적으로, 본 연구에서 제안된 마이크로웨이브 열처리된 용액공정 기반의 ZIZO와 HIZO 박막 트랜지스터는 추후 디스플레이 산업에서 IGZO 박막 트랜지스터를 대체할 수 있는 저비용 고성능 트랜지스터로 적용될 것으로 기대된다.

• Journal of the Korean Society for Nondestructive Testing
• /
• v.35 no.3
• /
• pp.200-205
• /
• 2015

An ultra-precise infrared microscope consisting of a high-resolution infrared objective lens and infrared sensors is utilized successfully to obtain location information on the plane and depth of local heat sources causing defects in a semiconductor device. In this study, multi-layer semiconductor chips are analyzed for the positional information of heat sources by using a lock-in infrared microscope. Optimal conditions such as focal position, integration time, current and lock-in frequency for measuring the accurate depth of the heat sources are studied by lock-in thermography. The location indicated by the results of the depth estimate, according to the change in distance between the infrared objective lens and the specimen is analyzed under these optimal conditions.

• Journal of IKEEE
• /
• v.22 no.2
• /
• pp.427-431
• /
• 2018

This research was worked about $Ga_2O_3$ Epi wafer that was one of the mose wide band gap semiconductors to be used power semiconductor industry. This wafer was grown $5.3{\mu}m$ thickness on Sn doped $Ga_2O_3$ Substrate by HVPE(Hydride Vapor Phase Epitaxy). Generally, we can fabricate 600V class power semiconductor devices when the thickness of compoound power semiconductor is $5{\mu}m$. but in case of $Ga_2O_3$ Epi wafer, we can obtain over 1000V class. As a result of J-V measurment of the grown $Ga_2O_3$ Epi wafer, we obtain $2.9-7.7m{\Omega}{\cdot}cm^2$ on resistance. Specially, in case of reverse, we comfirmed a little leakage current when the reverse voltage is over 200V.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.269-269
• /
• 2016

최근, 플렉서블 광전자소자 제작 기술의 눈부신 발전으로, 기존의 평면형 이미지 센서가 가지고 있는 여러가지 한계를 극복하기 위해 곡면형 이미지 센서 제작에 대한 다양한 연구가 진행되고 있다. 리소그래피, 물질 성장, 도포, 에칭 등의 대부분의 반도체 공정은 평면 기판에 기반한 공정 방법으로 곡면 구조의 이미지 센서를 제작하기에는 많은 어려움이 있다. 본 연구에서는 곡면형 이미지 센서의 제작을 위해 곡면 구조 위에서의 직접적인 공정 대신 평면 기판에서 단결정 실리콘을 이용해 전사 인쇄가 가능하고 수축이 가능한 초박막 구조의 이미지 센서를 제작한 후 이를 떼어내는 방식을 이용하였다. 이온 주입 및 건식 식각 공정을 통해 평면 SOI (Silicon on Insulator) 기판 위에 단일 광다이오드 배열 형태의 소자를 제작한 후 수 차례의 폴리이미드 층 도포 및 스퍼터링을 통한 금속 배선 공정을 통해 초박막 형태의 광 검출기를 완성한다. 이후 습식 식각 및 폴리디메틸실록산(PDMS) 스탬프를 이용한 전사 인쇄 공정을 통해 기판으로부터 디바이스를 분리하여 변형 가능한 형태의 이미지 센서를 얻을 수 있다. 이러한 박막형 이미지 센서는 유연한 재질로 인해 수축 및 팽창, 구부림과 같은 구조적 변형이 가능하게 되어 겹눈 구조 카메라, 튜너블 카메라 등과 같이 기존 방식의 반도체 공정으로는 구현할 수 없었던 다양한 이미징 시스템 개발에 적용될 수 있을 것으로 기대된다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2006.10a
• /
• pp.190-197
• /
• 2006

2파장 백색 발광층의 구성에서 청색 재료로 GDI602 또는 GDI602: GDI691(2%)을, 황색 재료로 Alq3:Rubrene(10%)를 사용하여 새로운 백색 유기발광다이오드를 제작하고 이들의 특성을 분석하였다. 제작된 소자들은 12V의 구동전압에서 GDI602/A1q3:Rubrene(10%) 발광층을 갖는 경우 약 $950\;Cd/m^2$의 휘도와 0.8 lm/W의 효율을, GDI602:GDI691(2%)/Alq3:Rubrene 발광층을 갖는 경우 약 $1800\;Cd/m^2$의 휘도와 1.2 lm/W의 효율을 나타내었다. 또한 발광 스펙트럼의 특성으로는 인가전압에 따라 중심파장의 위치는 일정하나 2파장 사이의 상대적 세기가 변화되었으며, 인가전압이 증가할 경우 CIE 색좌표가 청색 방향으로 다소 이동되었다. GDI602/ Alq3:Rubrene(10%) 발광층을 갖는 소자의 경우 9V에서 x=0.33, y=0.32로, GDI602:GDI691(2%)/Alq3:Rubrene 발광층을 갖는 소자의 경우 6V에서 x=0.32, y=0.33으로 순수 백색광에 가까운 특성이 얻어졌다.

• Korean Journal of Optics and Photonics
• /
• v.13 no.2
• /
• pp.151-154
• /
• 2002

All-optical OR logic gate is realized by use of gain saturation and wavelength conversion in the semiconductor optical amplifiers (SOA). It is operated by the nonlinearity of the SOA gain and hence to obtain the sufficient gain saturation of the SOA, pump signals are amplified by an Er-doped fiber amplifier (EDFA) at the input of the SOA. The operation characteristics of all-optical OR logic gate are successfully measured at 2.5 Gbit/s.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.239.1-239.1
• /
• 2014

최근 산화아연이나 산화주석을 기반으로 한 산화물 박막 트랜지스터의 연구가 활발히 진행되고 있다. 2004년 일본의 Hosono 교수 그룹에서 비정질 InGaZnO (IGZO) 박막을 이용한 TFT소자 제작을 발표하고 우수한 특성을 확인한 후 산화물 TFT 소자기술에 대한 전 세계적인 연구개발의 계기가 마련 되었다. 그러나 다성분계 화합물 산화물 반도체의 경우 복잡한 성분 조합과 조절이 어렵고, 공정의 제약으로 인해 상용화에 어려움을 겪고 있다. 산화아연의 경우 증착공정중 쉽게 결정화가 이뤄져 대면적화가 어렵고, 결정립계에 의한 이동도 저하, DC 신뢰성 저하가 발생한다. 이에 비해 산화 티타늄의 경우 증착과정후 열처리를 통해서 비정질상과 결정립상을 조절할 수 있다. 하지만, 현재까지 발표된 산화 티타늄 기반의 박막 트랜지스터의 경우 내부 캐리어의 조절이 상대적으로 어려운 단점이 있었다. 본 연구에서는 산화 티타늄기반의 박막 트랜지스터를 제작하고 공정중 산소 분압을 조절하여 소자 특성을 개선시키고 동작모드를 조절하는 연구를 진행하였다. Bottom gate 형식의 $TiO_2$ TFT를 제작하였고 전이 특성을 살펴본 결과 산소분압이 증가할수록 이동도는 감소하는 경향이 나타났다. 또한, 산소분압을 조절하여 박막 내부의 캐리어를 조절할 수 있는 가능성을 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.319.2-319.2
• /
• 2014

휴대기기 발전과 사용 증가로 인해 배터리의 고용량화와 소형화가 요구되고 있으며, 특히 의료용 센서 기기 같은 health care device에서 소형화에 대한 관심이 증가하였다. 박막 이차 전지는 박막형태로 배터리의 구성요소를 한층씩 쌓아 올린 형태이므로 소형화가 가능하며, 내부에 액체전해질이 없어 누액으로 인한 폭발등의 염려가 없다. 또한 Si 반도체 소자에 integration 할 수 있어 다양한 분야에 적용할 수 있다. 하지만 Si 소자에 integration시 리튬이 기판으로 확산되어 배터리 용량이 감소하거나 Si 소자에 악영향을 미칠 수 있다. 따라서 본 연구에서는 리튬의 확산 여부를 민감하게 평가할 수 있는 방법 및 리튬 확산을 억제할 수 있는 확산방지막에 대한 연구를 진행하였다. 리튬의 확산을 평가하는 방법으로는 물리적 분석 방법 및 전기적 분석 방법을 평가하여 가장 민감한 방법을 선정하였다. 또한 확산방지막으로는 반도체 배선공정에서 Cu 확산 방지막으로 사용되고 있는 Ta, TaN 등과 함께 Na 확산 방지막으로 알려진 $Al_2O_3$ [1]등을 평가하였다.