• Title/Summary/Keyword: 반도체소자

Search Result 1,679, Processing Time 0.034 seconds

Technology Trend of High-Speed Electronic Devices for Terabit Opical Communication (테라비트 광통신을 위한 전자소자 기술 동향)

  • Park, S.H;Lee, T.W;Park, M.P.
    • Electronics and Telecommunications Trends
    • /
    • v.13 no.6 s.54
    • /
    • pp.1-12
    • /
    • 1998
  • 미래의 고도화 된 정보통신 서비스를 가능하도록 하기 위해 테라비트(Tb/s)급 광전송시스템의 구축이 예상되고 있으며, 이를 달성하기 위한 핵심기술로서 초고속 전자소자의 설계 및 제작기술의 개발이 매우 중요한 현안이다. 본 논문에서는 차세대 테라비트 광전송시스템 구현에 필요한 20-40Gb/s의 전송속도를 갖는 초고속 전자소자의 국내외 연구동향을 분석하고 앞으로의 기술 추세를 예견하였으며, 관련된 핵심 반도체 소자기술을 설명하였다.

열전모듈의 가속수명시험과 고장분석을 통한 신뢰도 예측

  • 최형석;이태원;이영호;이명현;서원선
    • Proceedings of the Korean Reliability Society Conference
    • /
    • 2004.07a
    • /
    • pp.123-128
    • /
    • 2004
  • 본 논문에서는 가속 수명 시험을 통하여 열전소자의 수명 분포, 모수 등을 규명하였으며 고장 분석을 통하여 열전 소자의 수명 증가를 위한 대책 방안을 논의하였다. 가속 수명 시험 결과 열전 소자는 형상 모수 3,6인 Weibull 분포를 따름을 알 수 있었다. 열전 소자가 반도체 부품임에도 불구하고 형상 모수가 큰 이유는 반복 Bending에 의한 피로 파괴가 발생하기 때문임을 고장 분석을 통하여 규명하였다. 위의 고장 메커니즘을 설명할 수 있는 가속 모델식은 Coffin-Manson식으로 설명되어 질 수 있으며 가속수명시험 결과 재료 상수는 1.8임을 알 수 있었다.

  • PDF

전자빔 프로젝션 기술을 이용한 나노패터닝 기술 동향

  • 김기범
    • Electrical & Electronic Materials
    • /
    • v.17 no.6
    • /
    • pp.11-16
    • /
    • 2004
  • 지난 40여년간의 반도체 집적 공정의 발전에 있어서 무어(Moore)의 법칙에 의한 소자의 미세화를 달성하기 위하여, 광리소그래피(optical lithography) 기술은 꾸준히 발전하여 왔으며, 소자의 선폭이 나노스케일인 공정에서 역시, 소자 제조의 핵심기술은 리소그래피 기술을 이용한 회로의 패터닝(patterning) 기술에 달려 있다고 해도 과언이 아니다. 그러나 현재 사용되고 있는 광리소그래피는 사용하는 파장의 길이에 따른 분해능(resolution)의 한계로 인하여, 이러한 나노 스케일의 소자를 제작하기 위해서는 새로운 리소그래피 기술이 필요하다는 것이 일반적으로 인정이되고 있다.(중략)

  • PDF

Stretchable electronic eye-camera of silicon nano-ribbon photo-detector arrays

  • Ha, Jeong-Suk
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2010.02a
    • /
    • pp.29-29
    • /
    • 2010
  • 기존의 반도체 공정을 기반으로 하는 소자구조는 주로 평면의 웨이퍼상에 만들어져왔다. 그러나, 제작된 소자 어레이를 늘림이 가능한 (stretchable) 폴리머 기판에 프린팅 전이하는 방식을 이용하면 어떤 형태의 곡면에도 소자 제작이 가능해진다. 이러한 프린팅 방식으로, 다양한 곡면에 실리콘 소자 어레이를 제작한 연구결과를 발표하고자 한다. 한 응용 예로 사람의 눈과 같은 반구형 표면에 실리콘 나노 리본으로 만든 광다이오드 어레이를 배열하여 전자 눈 카메라를 제작하여 성능을 확인하였다. 또한 수차를 최소화할 수 있는 포물면에 전자눈 카메라를 제작하여 평면카메라에 비해 이미지의 균일성이 우수함을 보여주고자 한다.

  • PDF

Characteristics of Hydrogen Ion Implantation for SOI Fabrication (SOI 제작을 위한 수소 이온 주입 특성)

  • 김형권;변영태;김태곤;김선호;한상국
    • Proceedings of the Optical Society of Korea Conference
    • /
    • 2003.07a
    • /
    • pp.230-231
    • /
    • 2003
  • SOI (Silicon On insulator)는 SiO$_2$와 같은 절연체 위에 실리콘 (Si) 박막층이 놓여있는 구조로서 전자나 광소자들이 실리콘 박막층 위에 만들어진다. SOI의 기본적인 생각은 기생 정전용량 (parasitic capacitance)을 감소시킴으로서 소자의 스위칭 속도를 더 빠르게 하는 것이다. 최근에 초고속 광소자와 단위 광소자들의 집적을 위해 실리콘 이외의 GaAs, InP, SiC 등의 반도체 박막을 절연층 위에 만드는 연구가 많이 진행되고있다. (중략)

  • PDF

The Study on Characteristic of Thyristor and Diode for Excitation System (여자시스템 정류기용 싸이리스터 및 다이오드 열화 특성에 관한 연구)

  • Kim, Bong-Suck;Lim, Ik-Hun;Shin, Man-Su;Ryu, Ho-Seon;Lee, Joo-Hyun
    • Proceedings of the KIEE Conference
    • /
    • 2006.10d
    • /
    • pp.179-181
    • /
    • 2006
  • 본 논문에서는 전력용 반도체 소자인 싸이리스터 및 다이오드의 열화에 관하여 조사하였다. 발전소의 동기발전기 여자시스템 정류기의 싸이리스터 및 다이오드가 오랜 기간 사용됨으로써 반도체 소자의 열화가 진행이 되며 전기적 특성이 변하여 발전소 운전에 크게 영향을 줄 수가 있다. 한국중부발전(주) 보령화력 발전소의 요청에 따라 전력연구원은 계획 예방 정비 공사 기간 중에 동기발전기 여자시스템 정류기에 사용되는 싸이리스터 및 다이오드 누설전류를 측정하여 전력소자의 건전성을 평가하였다.

  • PDF

The BJT Design using Sentaurus Process (Sentaurus Process를 이용한 바이폴라 트랜지스터(BJT) 설계 시뮬레이션)

  • Ko, Hyung-Min;Jung, Hak-Kee;Lee, Jae-Hyung;Jeong, Dong-Soo;Lee, Jong-In
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2007.06a
    • /
    • pp.532-535
    • /
    • 2007
  • 본 연구에서는 Sentaurus Process를 사용하여 NPN 바이폴라 트랜지스터(BJT)를 시뮬레이션 하였다. 많은 종류의 반도체 소자가 개발되고 있으나 가장 먼저 BJT가 개발되었으며 이후 계속적인 발전을 거듭하여 MOSFET와 함께 개발 발전되었다. BJT를 이용한 회로는 광범위하게 응용되고 있으며 BJT는 여전히 중요한 회로의 한 소자로 사용되고 있다. 뿐만 아니라 BJT는 MOSFET와 결합된 집적회로 기술의 응용분야에 사용되고 있다. 이는 BJT 특성들이 특별하게 설계된 많은 반도체 소자에서 자주 사용된다는 것을 의미한다. 본 연구에서는 그 중에서도 특성상 많이 사용되는 NPN BJT를 시뮬레이션 프로그램인 Sentaurus Process를 통하여 구조의 특성을 파악하고자 한다.

  • PDF

신경망과 전문가 시스템을 결합한 플라즈마 장비 센서정보 융합

  • Park, Min-Geun;Kim, Byeong-Hwan;Son, Jong-Won;Han, Jeong-Hun;Seo, Seung-Hun
    • Proceedings of the Korean Society Of Semiconductor Equipment Technology
    • /
    • 2006.10a
    • /
    • pp.96-100
    • /
    • 2006
  • 본 연구에서는 플라즈마 상태를 조기에 예측하는 기법을 개발하였다. 본 기법은 신경망 시계열 모델, CUSUM 제어 차트, 그리고 Dempster Schafer 전문가 시스템을 결합하여 개발하였다. 시계열 모델은 과거와 미래정보의 조합을 통해 그 예측성능을 최적화하였다. 본 기법은 소자제조업체에서 가동중인 PECVD 장비에서 수집된 센서정보에 적용하여 평가하였으며, 플라즈마의 정상과 고장 상태를 조기에 정확히 예측할 수 있었다. 소자제조업체에서 본 기법을 적용할 때, 장비 생산성과 소자수율의 증진에 기여할 수 있다.

  • PDF

Optimal Design of Field Ring for Power Devices (고 내압 전력 소자 설계를 위한 필드 링 최적화에 관한 연구)

  • Kang, Ey-Goo
    • Journal of IKEEE
    • /
    • v.14 no.3
    • /
    • pp.199-204
    • /
    • 2010
  • In this paper, we proposed trench field ring for breakdown voltage of power devices. The proposed trench field ring was improved 10% efficiency comparing with conventional field ring. we analyzed five parameters of trench field ring for design of trench field ring and carried out 2-D devices simulation and process simulations. That is, we analyzed number of field ring, juction depth, distance of field rings, trench width, doping profield. The proposed trench field ring was better to more 1000V.

Optoelectronic Properties of Semiconductor-Atomic Superlattice Diode for SOI Applications (SOI 응용을 위한 반도체-원자 초격자 다이오드의 광전자 특성)

  • 서용진
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.10 no.3
    • /
    • pp.83-88
    • /
    • 2003
  • The optoelectronic characteristics of semiconducto-atomic superlattice as a function of deposition temperature and annealing conditions have been studied. The nanocrystalline silicon/adsorbed oxygen superlattice formed by molecular beam epitaxy(MBE) system. As an experimental result, the superlattice with multilayer Si-O structure showed a stable photoluminescence(PL) and good insulating behavior with high breakdown voltage. This is very useful promise for Si-based optoelectronics and quantum devices as well as for the replacement of silicon-on-insulator (SOI) in ultra-high speed and lower power CMOS devices in the future, and it can be directly integrated with silicon ULSI processing.

  • PDF