• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2004년도 춘계학술대회 발표 논문집
• /
• pp.92-96
• /
• 2004

Scales, accumulated on semiconductor equipment parts during device fabrication processes, often lower equipment lifetime and production yields. Thus, many equipments parts have be cleaned regularly. In this study, an attempt to establish an effective process for the removal of scales on the sidewall of collimators in the chamber of sputter is made. The EDX analysis revealed that the scales are composed of Ti and TiN with the colummar structure. It was found that the heat-treatment at 700 for 1 min. after the oxide removal in the HF solution, and then etching in the HNO3 : H2SO4 : H2O =4:2:4 solution for 5.5 hrs at 67 was the most effective process for the scale removal.

• 청정기술
• /
• 제28권3호
• /
• pp.227-231
• /
• 2022

고전압 전력반도체의 수요는 산업의 전반에 걸쳐 증가하고 있는 추세이며, 특히 자율주행이나 전기자동차와 같은 교통 수단에 이용되는 경우 전동차의 동력 추진 제어 장치에 3.3 kV 이상의 IGBT 모듈 부품이 사용되고 있으며, 전동차의 신설과 유지 관리에 따른 부품의 조달이 매년 증가하고 있다. 게다가 기술 진입 장벽이 매우 높은 기술로서 해당 산업계에서는 고전압 IGBT부품의 최적화 연구가 절실히 요구되고 있다. 3.3 kV 이상 고전압 IGBT 소자 개발을 위해 웨이퍼의 비저항 범위 설정과 주요 단위 공정의 최적 조건이 중요한 변수이며, 높은 항복 전압을 위한 핵심 기술로 junction depth의 확보가 무엇보다 중요하다. 최적의 junction depth를 확보하기 위한 제조 공정 중에서 단위 공정 중 한 단계인 확산 공정의 최적화를 살펴보았다. 확산 공정에서는 주입되는 가스의 종류와 시간 그리고 온도가 주요 변수이다. 본 연구에서는 단위 공정의 시뮬레이션을 통하여 고전압 IGBT 소자 개발을 위한 웨이퍼 저항의 (Ω cm) 범위를 설정하고, 확산 공정의 온도에 따른 확산 공정의 WDR(Well drive in) 조건 최적화에 대하여 연구한 결과 링 패턴의 width 23.5 ~ 25.87 ㎛에 대하여 junction depth는 7.4 ~ 7.5 ㎛를 얻어 3.3 kV 고전압 전력반도체 지지에 최적화할 수 있었다.

• 전자통신동향분석
• /
• 제33권6호
• /
• pp.12-23
• /
• 2018

In this paper, we review the technical trends of diamond and gallium oxide ($Ga_2O_3$) semiconductor technologies among ultra-wide bandgap semiconductor technologies for harsh environments. Diamond exhibits some of the most extreme physical properties such as a wide bandgap, high breakdown field, high electron mobility, and high thermal conductivity, yet its practical use in harsh environments has been limited owing to its scarcity, expense, and small-sized substrate. In addition, the difficulty of n-type doping through ion implantation into diamond is an obstacle to the normally-off operation of transistors. $Ga_2O_3$ also has material properties such as a wide bandgap, high breakdown field, and high working temperature superior to that of silicon, gallium arsenide, gallium nitride, silicon carbide, and so on. In addition, $Ga_2O_3$ bulk crystal growth has developed dramatically. Although the bulk growth is still relatively immature, a 2-inch substrate can already be purchased, whereas 4- and 6-inch substrates are currently under development. Owing to the rapid development of $Ga_2O_3$ bulk and epitaxy growth, device results have quickly followed. We look briefly into diamond and $Ga_2O_3$ semiconductor devices and epitaxy results that can be applied to harsh environments.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.181-181
• /
• 2007

PTCR 세라믹스를 적층형 부품으로 제조할 경우 소형화, 저 저항화 및 과전류 유입 시 빠른 응답특성을 갖는다는 장점을 가지고 있으며, 이러한 적층형 부품제조시에는 내부전극재가 부품소자의 물성에 중요한 영향을 미친다. 특히 우수한 옴성 접촉(Ohmic Contact)을 갖는 Zn, Fe, Sn, Ni 등의 적층 PTC용 전극재는 높은 산화특성으로 인해 재산화 과정에서의 비옴성 접촉(Non-ohmic contact)을 갖게 되어 PTC 특성을 저하시킬 우려가 있다. 따라서 본 연구에서는 적층형 PTCR 세라믹스의 내부전극재와 반도체 세라믹층의 동시소성거동 및 적층 PTCR 세라믹스의 전기적 특성을 평가하였다. 본 연구에 적용된 내부전극재로는 Ni 전극을 사용하였고, Ni 전극용 paste로는 무공제 paste, 반도체 세라믹공제 paste, $BaTiO_3$ 공제 paste의 3종 전극재가 이용되었다. 적층형 PTCR 세라믹스의 제조공정은 테이프 캐스팅(Tape casting), 내부전극인쇄, 적층 및 동시소성을 포함하는 적층화공정을 적용하였다. 각각의 전극 paste를 적용하여 제조된 chip은 미세구조관찰, I-V특성, R-T특성 등을 평가하여 내부전극내 세라믹공제의 영향을 고찰하였다.

• 반도체디스플레이기술학회지
• /
• 제22권2호
• /
• pp.104-111
• /
• 2023

The semiconductor industry, which relies on global supply chains, has recently been facing longer lead time for material procurement due to supply chain uncertainties. Moreover, since increasing customer satisfaction and reducing inventory costs are in a trade-off relationship, it is challenging to determine the appropriate safety stock level under demand and lead time uncertainties. In this paper, we propose a framework for determining safety stock levels by utilizing the optimization method to determine the optimal safety stock level. Additionally, we employ a linear regression method to analyze customer satisfaction scores and inventory costs based on variations in lead time and demand. To verify the effectiveness of the proposed framework, we compared safety stock levels obtained by the regression equations with those of the conventional method. The numerical experiments demonstrated that the proposed method successfully reduces inventory costs while maintaining the same level of customer satisfaction when lead time increases.

• 한국항공우주학회지
• /
• 제34권11호
• /
• pp.84-91
• /
• 2006

최근에 인공위성용 전자소자는 우주방사선에 좀 더 강한 소자를 요구되어진다. 왜냐하면, 인공위성의 수명과 기능은 우주방사선으로부터 영향을 받기 때문이다. 또한, 과거에는 부품단위의 우주방사선 시험을 수행하지 않고 유닛 또는 서브시스템 단위의 우주방사선 시험을 수행하였다. 게다가, 발사된 인공위성이 작동오류 상태에 있을 때 그 이유를 분석하기에는 그다지 쉬운 일은 아니다. 따라서, 발사 전 부품 단위 우주방사선 시험을 수행하여 주요 소자에 대한 우주방사선에 의한 영향을 분석 할 필요가 있으며, 지상에서 데이터를 확보할 필요가 있다. 그러므로, 본 논문에서는 모든 전자소자의 기본이라 할 수 있는 금속-산화막 반도체 전계효과 트랜지스터의 총이온화선량에 대한 영향 시험을 수행하기 위한 테스트 베드를 제안한다.

• 반도체디스플레이기술학회지
• /
• 제2권4호
• /
• pp.37-40
• /
• 2003

반도체 장비의 기능성과 신뢰성을 높이기 위하여 부품의 제조기술은 점차 마이크로 머신 기술을 요구하고 있다. 마이크로머신 기술 중 hot junction이 위치하는 멤브레인 구조는 각종 센서와 히터의 미세부품에서 가장 이용도가 큰 구조이다. 실험에서는 마이크로머신의 기본 구조인 멤브레인 형태를 만들기 위해 KOH 용액과 TMAH 용액으로 단결정 실리콘을 이방성 습식식각 하였다. 실험결과, 식각액의 온도와 농도, 마스크 패턴과 웨이퍼의 결정성의 일치 등을 고려해야 하며, 식각 속도는 KOH 농도 및 온도에 따라 크게 변함을 알 수 있었다. KOH 용액은 30 wt% 80~$90^{\circ}C$ 온도 범위에서 가장 좋은 특성을 나타냈다. 한편, TMAH용액이 실리콘을 식각하는 용액으로 관심을 끄는 것은 단결정에서 상대적으로 $SiO_2$ 박막을 마스크로 사용할 수 있을 뿐 아니라 $SiO_2$ 박막을 마스크로 사용할 수 있을 뿐 아니라 다른 식각액보다 찌꺼기가 적다는 장점 때문이다. 그러나, 다른 용액에 비해 가격이 고가이며 식각 속도가 낮다는 것이 실용적인 측면에서 큰 단점이다. 실험결과를 종합적으로 고려할 때 KOH 용액 농도 30wt%와 온도 $90^{\circ}C$가 마이크로머신 기술에 의한 멤브레인 구조 제작에서 적합한 공정조건이라고 할 수 있다.

• 분석과학
• /
• 제25권2호
• /
• pp.127-132
• /
• 2012

반도체와 전자부품의 코팅제로 사용되는, 특히 LCD와 PDP 커넥터주위의 보호를 위해 사용되는 폴리실록산(시편)의 흐름성(flow) 및 퍼짐성(self-leveling)을 측정할 수 있는 시험 장치가 고안되었고, 점도가 각기 다른 실록산 폴리머 견본들을 이용하여 고안된 시험장치를 시험하였다. 이 장치를 사용하여 시편의 흐름성 및 퍼짐성을 측정한 결과, 이 장치가 점도를 통해 흐름성 및 퍼짐성을 예측하던 것을 대신 할 수 있다고 판단되었다. 특히, 흐름성이 적절히 조절되어야만 하는 LCD, PDP 및 반도체 커넥션 보호 코팅제의 특성 평가에 유용하게 활용될 것으로 기대된다.

• 한국정보통신학회논문지
• /
• 제3권2호
• /
• pp.273-280
• /
• 1999

본 논문에서는 아나로그 파형분석의 파형추적기술을 이용하여 전자기기의 고장진단을 용이하게 할 수 있는 회로분석 시스템을 설계하고 구현하였다. 회로분석기는 CMOS, MOS 회로와 같은 신기술 전자부품들을 간단하게 검사할 수 있는 개선된 능력을 가지며, 내장된 펄스 구동기를 사용하여 SCR, TRIAC 그리고 Optocoupler와 같은 게이트 구동소자들을 고장진단하게 한다. 회로분석기는 측정하고자 하는 부품 및 기판에 전원을 인가하지 않고 측정하도록 하여 측정하는 중에 발생 가능성 있는 일시적인 Short로 인한 회로의 추가적인 손상을 방지하고 반도체소자의 임피던스 상태를 분석하며 시스템 또는 PCB기판의 영구적인 고장을 일으키는 누액 또는 기판손상으로 인한 문제를 완벽하게 찾아낼 수 있었다. 이상이 의심되는 부품과 정상 부품간의 상호 비교할 수 있기 때문에 부품 식별 번호가 없거나 알아보기 힘든 부품의 고장진단에 이상적으로 응용할 수 있는 방안을 제시하도록 한다.

• 한국기술혁신학회:학술대회논문집
• /
• 한국기술혁신학회 2005년도 추계학술대회
• /
• pp.619-636
• /
• 2005

기술의 복합성이 증가하고 제품의 존속 수명주기가 불확실해지면서 기술개발자가 의도하는 바와는 관계없이 사업 영역과 기술기반의 변하고 있다. 이러한 환경 속에서 산업 내 기술의 특성을 분석하는 이른바 산업기술분석 역할은 매우 중요하다. 그러나 그 범위가 매우 광범위하고 그 중 기술개발에 있어 관련된 산업기술분석의 프레임이 구체적으로 적용된 사례를 제한적이다. 따라서 다양한 산업을 지원하는 정부 기술개발 기회의 경우, 반도체에 적용되는 모듈러 기반 기술개발 틀과 성과분석이 항공기, 지능형 로봇과 같은 복합 시스템 산업에 그대로 적용해왔던 것이 현실이다. 이는 기술을 제품화함에 있어 필수적인 개발시스템의 기술적 속성이 산업기술 분석 방법론에 효과적으로 체화되지 못했기 때문이다 본 연구는 시스템과 서브 부품으로 구성되는 제품설계 특성을 구조화한 제품 아키텍쳐 이론을 소개하고 이를 기술개발체계에 적용하는 실증적 연구를 수행한다. 실증적 분석을 위해 항공기 개발 전 과정을 분해하고 아키텍쳐 분석방법을 실제 적용하였다. 아키텍쳐는 대표적으로 모듈 형(Module)과 인테그랄 형(Integral)으로 구분한다. 실제로 한 가지의 제품 안에도 모듈형 부품과 인테그랄 형 부품이 복합적으로 혼합되어 있는 경우가 많다. 또한, 제품을 어느 레벨까지 분해할 지에 따라 모듈화의 정도도 달라 질 수 있다. 본 연구는 아키텍쳐 중 Integral 속성의 정도를 파악하여 아키텍쳐 정도를 파악하였다. 측정 기준으로 첫째, 타 부품과의 기능적인 상호연관성과 둘째, 체계종합 설계와의 상호의존성 두 가지를 설정하였다. 이러한 두 가지 아키텍쳐 기준을 547개의 항공우주 부품 및 기술을 적용해 본 결과, 항공기 개발과정은 총 $65\%$의 인테그럴 속성을 가지고 있으며 기술분야 별로 아키텍쳐 정도가 다르게 나타나고 있었다(전자 부품은 분야는 오히려 모듈형에 가까웠음). 비단 항공기 개발과정 뿐만 아니라 다른 산업, 제품에도 적용될 수 있는 틀을 마련함으로써, 기존 연구개발기회에서 산업기술 분석을 통한 체계적 기획으로 전환할 수 있는 새로운 대안을 제시한다. 결과적으로 산업기술의 특성과 구조를 반영한 기술개발 방법론으로 아키텍쳐 이론을 적용할 수 있는 단초를 마련했으며, 이것은 본 논문이 기대하는 바이기도 하다.