• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2007년도 추계학술대회 논문집
• /
• pp.213-216
• /
• 2007

PEMFC의 전기화학적 반응은 촉매, 이오노머, 기공이 만나는 삼상계면에서만 일어나므로, 전극 구조의 최적화가 성능 향상 및 장기안정성 확보에 있어 매우 중요하다. 본 연구에서는 전극 미세구조를 실시간으로 분석하기 위해 임피던스 복소캐패시턴스법을 도입하고자 하였다. 즉, PEMFC의 양극에 질소를 공급하면 0.4 V 부근에서 전기이중층 형성 반응만이 일어나는 것을 확인하였으며, 이때 음극에는 수소를 공급하여 기준전극 및 반대전극으로 사용하였다. 측정된 임피던스를 복소캐패시턴스로 변환하고 허수부를 주파수에 대해 도시하면 피크 형태의 곡선이 얻어지는데, (1) 피크 면적은 전극/전해질의 계면면적, (2) 피크 위치는 이오노머 네트워크에 의한 수소이온 전도 특성, (3) 피크 폭은 다공성 구조의 균일도를 각각 나타내므로, 피팅 없이 직접적인 해석이 가능하다는 장점을 가진다. 반면, 기존의 Nyquist 도시법은 피팅에 의한 분석이 필요하며, 전극층의 불균일한 구조로 인해 단순한 등가회로 구성이 어려운 문제점을 가진다. 최종적으로, MEA 제작 조건 및 운전 조건을 변수로 하여 임피던스를 측정하고 복소캐패시턴스 분석을 수행하여, 퇴화 경로를 규명하고 운전 조건을 최적화하고자 하였다.

• 한국환경과학회:학술대회논문집
• /
• 한국환경과학회 2008년도 추계학술발표회 발표논문집
• /
• pp.452-457
• /
• 2008

분말 TiO$_2$를 코팅한 전극은 전기저항으로 인해 0.5 A 이상의 전류를 인가할 수 없었으며, 1 A를 적용하였을 때 60분의 반응시간 후 최종 RhB 농도를 측정한 결과 Ru/Ti 전극의 RhB 농도 감소 가장 큰 것으로 나타났고, Ru/Ti > Ti > SG-TiO$_2$ > Th-TiO$_2$로 나타났다. 전기분해 공정만 적용한 경우 RhB 농도 감소의 순서는 Ru/Ti = Ti > SG-TiO$_2$ > Th-TiO$_2$ 전극의 순서로 나타났다. UV만 적용한 경우 RhB 제거는 작았으며, Ti와 Ru/Ti 전극은 UV만 적용한 경우와 RhB 제거농도가 비슷하였는데 이는 전극 표면에서 광촉매 반응이 일어나지 않는다는 것을 의미한다. 반면 TiO$_2$를 전극 표면에 형성하거나 코팅한 전극은 UV만 적용한 경우보다 RhB 농도가 낮게 나타났고, TiO$_2$가 형성되거나 코팅된 전극은 P-TiO$_2$ > Th-TiO$_2$ > SG-TiO$_2$의 순서로 나타났으나 차이는 크지 않았다. 광전기촉매 공정에서 시너지 효과가 거의 없는 것은 전극 표면에 코팅되거나 형성된 TiO$_2$의 양이 적고 광촉매 반응에 의한 분해 정도가 낮아 전자-정공의 재결합 감소효과가 적기 때문인 것으로 사료되었다. Th-TiO$_2$와 SG-TiO$_2$ 전극의 경우 전해질로 Na$_2$SO$_4$를 사용한 경우의 RhB 농도가 NaCl을 사용한 경우보다 RhB 낮게 나타났으나, Ti와 Ru/Ti 전극의 경우는 반대 현상이 나타났다. 이와 같은 결과는 광촉매 반응이 높은 Th-TiO$_2$와 SG-TiO$_2$ 전극에서의 Cl$^-$의 광촉매 반응 저해현상이 높게 나타났기 때문이라고 사료되었다. 반면 DSA 전극인 Ti와 Ru/Ti 전극의 경우 광촉매 반응이 거의 나타나지 않기 때문에 주반응인 전기분해 반응에서의 촉진 반응이 지배적이기 때문에 Th-TiO$_2$와 SG-TiO$_2$ 전극과는 정 반대의 현상이 나타났다고 사료되었다. 전기/UV 공정에서는 최적 전류는 0.75 A, NaCl 투입량은 0.5 g/L로 나타났으며, 최적 UV램프 전력은 16 W인 것으로 나타났다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 춘계학술대회 논문집 디스플레이 광소자 분야
• /
• pp.73-76
• /
• 2002

박막 다이오드의 전기적 특성에 미치는 전극 구조의 영향을 관찰하였다. 박막 다이오드는 하부전극-절연층($Ta_{2}O_{5}$)-상부전극의 3층 구조로 설계 및 제작하였고, 하부 전극으로 Ta, 상부 전극으로 Cr 및 Ti를 각각 사용하였다. Cr을 상부 전극으로 사용한 결과 비대칭비가 1.8인 높은 비대칭 특성을 나타내었다. 그러나 Ti 상부 전극의 경우 반대의 경향을 나타내었다. 이들을 각각 $150^{\circ}C$에서 열처리한 결과 Cr 상부 전극 다이오드는 비대칭비가 1.4로 여전히 비대칭 경향을 나타내었으나, Ti 상부 전극의 박막 다이오드는 비대칭비가 1.1로 대칭에 가까운 우수한 특성을 나타내었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 추계학술대회 논문집 학회본부 C
• /
• pp.556-558
• /
• 2000

유한요소법을 이용하여 대전력용 트리가트론의 전극 전압의 극성 변화와 전극 구조의 변화에 따른 전계 분포를 해석하였다. 시동 특성을 좋게 하기 위해서는 트리거 전극과 접지 전극 사이의 적절한 거리를 찾아야 한다. 유한요소법을 이용한 전계 분포를 가지고 이 거리를 정할 수 있다. 본 논문은 트리거 갭과 주 갭(트리거 전극과 반대 주전극 사이)에서 동시에 절연 파괴가 일어날 때 트리가트론이 최적으로 동작한다는 연구 결과를 바탕으로 한다. 본 논문은 실험을 위한 예비 단계로서, 시뮬레이션을 통하여 최적의 전극 구조를 찾는데 드는 비용과 시간을 줄일 수 있다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2020년도 전력전자학술대회
• /
• pp.13-15
• /
• 2020

극성이 일정한 주기로 교번되는 교류 접지 환경과 달리, 직류 접지 환경에서 접지극은 지속적으로 (+) 또는 (-) 극성을 유지하게 된다. 이때 (+) 극성을 가지는 접지극은 산화반응에 의해 전식이 진행된다. 이러한 (+) 접지극의 전식을 막기 위해, 보호전극을 사용하여 (+) 접지극에 흐르는 누설전류의 극성과 반대로 직류전류를 흘려줌으로써 (+) 접지극에 흐르는 전류가 0A가 되도록 할 수 있다. 하지만 (+) 접지극을 보호하는 과정에서 보호전극은 산화반응으로 인한 전식 현상이 발생하여 손상이 진행된다. (+) 접지극을 전식으로부터 보호하면서도 보호전극의 사용 수명을 연장시키기 위해, 보호전극에 흐르는 전류의 평균값이 (+) 접지극에 흐르는 누설전류의 크기와 같으면서 PWM 펄스파형의 형태가 나타나도록 하였다. 본 연구에서는 일정 시간 동안 보호극 전원의 주파수에 따른 보호극의 전식정도를 실험을 통해 분석하였다. 실험에서 PWM 펄스파형의 주파수는 0.1Hz, 1Hz, 8Hz, 10Hz, 20Hz, 50Hz, 100Hz, 1kHz를 고려하였다. 실험 및 분석을 통해 저압직류(LVDC) 접지 환경에서 (+) 전극 및 보호전극의 전식손상을 낮출 수 있는 최적의 주파수 조건을 제시한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.507-509
• /
• 2007

본 연구는 기존의 방식으로 만든 비정질 실리콘 박막 트랜지스터의 제조공정에서 발생되는 결함에 대한 원인을 분석하고 해결함으로써 수율을 증대시키고 신뢰성을 개선하고자한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+a-Si:H$ 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+a-Si:H$ 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 이렇게 제조한 박막 트랜지스터에서 생기는 문제는 주로 광식각공정시 PR의 잔존이나 세척 시 얇은 화학막이 표면에 남거나 생겨서 발생되며, 이는 소자를 파괴시키는 주된 원인이 된다. 그러므로 이를 개선하기 위하여 ashing 이나 세척공정을 보다 엄격하게 수행하였다. 이와 같이 공정에 보다 엄격한 기준의 세척과 여분의 처리공정을 가하여 수율을 확실히 개선 할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.627-629
• /
• 2004

본 연구는 자기정렬 방법을 기존의 방식과 다르게 적용하여 수소화 된 비정질 실리콘 박막 트랜지스터의 제조공정을 단순화하고, 박막 트랜지스터의 게이트와 소오스-드레인간의 기생용량을 줄인다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 n+a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 n+a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝 하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 이렇게 제조하면 기존의 박막 트랜지스터에 비하여 특성은 같고, 제조공정은 줄어들며, 또한 게이트와 소오스-드레인간의 기생용량이 줄어들어 동작속도를 개선시킬 수 있다.

• 한국광학회지
• /
• 제20권5호
• /
• pp.266-271
• /
• 2009

본 논문에서는 높은 소멸비뿐만 아니라 낮은 파워 소모를 가지는 방향성 결합기 구조의 열광학 스위치를 설계하였다. 설계된 스위치는 전극의 열발생 유무에 따라 폴리머의 굴절률이 변하는 열광학 효과를 이용하여 동작한다. 전극에 파워가 인가되지 않으면(OFF), 입사된 빛은 반대쪽 도파로로 대부분 전이된다. 전극에 일정수준 이상으로 파워가 인가되면(ON), 입력 도파로로 입사된 빛은 반대쪽 도파로의 굴절률이 낮아져 입력 도파로로 진행한다. 방향성 결합기 스위치는 소멸비 일반화 곡선과 입력 도파로의 수평이동 방법을 이용하여 설계되었다. 결합길이는 1,610 ${\mu}m$, on과 off 상태의 소멸비는 각각 -28, -30 dB로 설계되었다. 또한, 본 논문에서 전극 구조는 열분석을 통해 최적화되었다. 전극의 폭(w)이 증가하고 전극과 도파로의 중심간격(d)이 감소할수록 도파로로 전달되는 열은 증가하였다. 전극에서 발생된 열은 반대쪽 도파로에도 영향을 주기 때문에 두 도파로간의 온도차이는 주어진 w와 d에 따라 변한다. 이때, 최대의 온도차이를 보이는 특정한 조건이 존재하였다. 최대 온도차이는 전극의 폭이 넓을수록, 전극의 온도가 높을수록 증가한다. 특히, 스위칭에 필요한 온도차이를 최대 온도차이 조건으로 설계하면 전극의 온도를 낮출 수 있다. 최대 온도차이 조건은 열광학 스위치의 파워소모를 감소시키는 방안이 될 것으로 기대된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.583-587
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정에서 가장 중요한 광 식각 공정을 중심으로 전체 공정을 개발하고, 공정의 안정성을 개선하여 소자의 신뢰성을 높이고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+a-Si:H$ 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+a-Si:H$ 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 광 식각 공정으로 각 단위 박막의 특성에 맞는 광식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 광식각공정시 발생하며, PR의 잔존이나 세척 시 얇은 화학막이 표면에 남거나 생겨서 발생되기도 하며, 이는 소자를 파괴시키는 주된 원인이 될 수 있다. 이와 같이 공정에 보다 엄격한 기준의 PR 패터닝, 박막의 식각 그리고 세척 등의 처리공정을 정밀하게 조절하여 소자의 특성을 확실히 개선 할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.575-578
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터 층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+$a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+$a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각 단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.