$75{\mu}m$ Cu via가 형성된 3D 스택 패키지용 interconnection 공정 및 접합부의 전기적 특성
(Interconnection Process and Electrical Properties of the Interconnection Joints for 3D Stack Package with $75{\mu}m$ Cu Via)
-
- 마이크로전자및패키징학회지
- /
- 제12권2호
- /
- pp.111-119
- /
- 2005