• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.709-712
• /
• 2008

본 연구에서는 이중게이트 MOSFET 제작시 가장 중요한 요소인 채널도핑농도가 전송특성에 미치는 영향을 분석하고자 한다. 이를 위하여 분석학적 전송모델을 사용하였으며 분석학적 모델을 유도하기 위하여 포아슨방정식을 이용하였다. 나노구조 이중게이트 MOSFET에서 문턱전압이하의 전류전도에 영향을 미치는 열 방사전류와 터널링전류에 대하여 분석하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값과 채널도핑농도의 관계를 이차원 시뮬레이션 값과 비교하였다. 결과적으로 본 연구에서 제시한 전송특성모델이 이차원 시뮬레이션모델과 매우 잘 일치하였으며 이중게이트 MOSFET의 구조적 파라미터에 따라 전송특성을 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.381-382
• /
• 2018

무접합 나노선 터널 전계 효과 트렌지스터(junctionless nanowire tunnel field-effect transistor; JLNW-TFET)에서 소스(p+), 채널(i), 드레인(n) 물질으로 실리콘 및 게르마늄을 사용하여 이 구조에 대한 문턱전압 이하 기울기(subthreshold swings; SS)와 구동전류를 관찰했다. 소스-채널을 게르마늄-실리콘일 때 실리콘-실리콘, 실리콘-게르마늄, 게르마늄-게르마늄 구조보다 구동전류가 최대 1000배 증가하였고, 실리콘-실리콘 구조가 다른 구조에 비해 최소 SS가 최대 5배 이상 감소하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.334.2-334.2
• /
• 2014

본 연구에서는 a-InGaZnO (IGZO) 활성층에 대기분위기에서 열처리 온도를 각각 $150^{\circ}C$, $250^{\circ}C$, $350^{\circ}C$ 실시하여 전자구조와 광학적 특성분석 및 화학적 결합 상태의 변화를 알아보고, 이러한 물성 변화에 따른 소자의 특성을 알아 보았다. 박막 트랜지스터 소자의 전기적 특성은, IGZO 박막에 후 열처리 공정온도 후 제작한 박막 트랜지스터는 $150^{\circ}C$에서 3.1 cm2/Vs의 전계 효과 이동도와 0.38 V/decade의 문턱전압 이하 기울기를 보였으나, $350^{\circ}C$에서는 8.8 cm2/Vs의 전계 효과 이동도와 0.20 V/decade의 문턱전압 이하 기울기로 더 향상된 박막 트랜지스터의 전기적 특성 결과를 관측하였다. 전기적 소자 특성의 변화와 활성층 IGZO 박막 특성 변화와의 상관관계를 조사하기 위하여 X-ray Absorption Spectroscopy (XAS)과 Spectroscopy Ellipsometry (SE)로 측정된 흡수 스펙트럼을 통하여 3 eV 이상의 광학적 밴드 갭은 기존에 보고 되었던 a-IGZO와 유사한 특성을 보이고 있음을 확인하였고, 이러한 측정, 분석법들을 통해 후 열처리 공정 온도에 따른 밴드 갭 부근의 결함준위의 양 변화와 가전자대의 전자구조의 변화에 따라 전기적 특성이 달라짐을 확인 할 수 있었다. 또한, X-ray Photoemission Spectroscopy (XPS)를 통해 측정한 O-1s를 통해 Oxygen deficient state와 밴드 갭 부근의 결함준위와의 상관관계를 도출해낼 수 있었다. 이는 a-IGZO 활성층에 후 열처리 공정 온도 변화에 따라서 전자구조의 혼성변화와 밴드 갭 부근의 결함준위의 양의 변화, 에너지 준위의 변화 및 이와 연관된 화학적 상태 변화가 박막 트랜지스터의 특성 변화를 예상할 수 있다는 결과를 도출하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.245-245
• /
• 2012

차세대 디스플레이로 각광받고 있는 AMOLED에 대한 관심이 높아짐에 따라 구동 소자의 연구가 활발히 이루어지고 있다. 산화물 반도체 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터에 비해 100 $cm^2$/Vs 이하의 높은 이동도와 우수한 전기적 특성으로 AMOLED 구동 소자로서 학계에서 입증되어왔고, 현재 여러 기업에서 산화물 반도체를 이용한 박막 트랜지스터 제작 연구가 활발히 이루어지고 있다. 본 연구는 열처리 조건을 가변하여 제작한 산화물 반도체 박막 트랜지스터의 전기적 특성 분석을 목적으로 한다. 실리콘 기판에 oxidation 공정을 이용하여 SiO2 100 nm, DC스퍼터링을 이용하여 ITZO (Indium-Tin-Zinc Oxide) 산화물 반도체 박막 50 nm, 증착된 산화물 반도체 박막의 열처리 후, evaporation을 이용하여 source/drain 전극 Ag 150 nm 증착하여 박막 트랜지스터를 제작하였다. 12 sccm의 산소유량, 1시간의 열처리 시간에서 열처리 온도 $400^{\circ}C$, $200^{\circ}C$의 샘플은 각각 이동도 $29.52cm^2/V{\cdot}s$, $16.15cm^2/V{\cdot}s$, 문턱전압 2.61 V, 6.14 V, $S{\cdot}S$ 0.37 V/decade, 0.85 V/decade, on-off ratio 5.21 E+07, 1.10 E+07이었다. 30 sccm의 산소유량, 열처리 온도 $200^{\circ}C$에서 열처리 시간 1시간, 1시간 30분 샘플은 각각 이동도 $12.27cm^2/V{\cdot}s$, $10.15cm^2/V{\cdot}s$, 문턱전압 8.07 V, 4.21 V, $S{\cdot}S$ 0.89 V/decade, 0.71 V/decade, on-off ratio 4.31 E+06, 1.05 E+07이었다. 산화물 반도체의 열처리 효과 분석을 통하여 높은 열처리 온도, 적은 산소의 유량, 열처리 시간이 길수록 이동도, 문턱전압, $S{\cdot}S$의 산화물 박막 트랜지스터 소자의 전기적 특성이 개선되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.194-194
• /
• 2013

본 연구에서는 a-IGZO 활성층에 다른 dose량의 수소 이온을 조사하여 박막 트랜지스터 소자의 효과를 알아보고, 수소 이온 조사 후, 이온 조사에 따른 불안정한 소자 특성을 안정화시킬 목적으로 후 열처리에 따른 소자 특성을 알아보았다. a-IGZO 활성층에 수소이온을 110keV의 에너지로 가속하여, 수소 이온 조사량을 $1{\times}10^{14}\;ion/cm^2$, $1{\times}10^{15}\;ion/cm^2$, $1{\times}10^{16}\;ion/cm^2$로 조절하였고, 후 열처리 공정은 a-IGZO 활성층에 $1{\times}10^{16}\;ion/cm^2$ 이온조사 후, 대기 분위기로 $150^{\circ}C$, $250^{\circ}C$, $350^{\circ}C$ 각각 1시간 동안 열처리를 진행하였다. Spectroscopy Ellipsometry (SE)로 측정된 3eV이상의 광학적 밴드 갭은 기존에 보고 되었던 비정질 산화물 반도체와도 유사한 밴드 갭을 가지고 있음을 확인하였다. IGZO 박막을 활성층으로 사용하여 수소 이온 조사 공정 후 제작한 박막 트랜지스터는 3.89 $cm^2/Vs$의 전계효과이동도와 0.59V/decade의 문턱전압 이하 기울기를 보았다. 수소 이온 조사 공정을 통한 IGZO 박막 트랜지스터의 output curve가 다소 불안정함을 보였으나, $1{\times}10^{16}\;ion/cm^2$ 이온조사 후, 대기 분위기로 $150^{\circ}C$, $250^{\circ}C$, $350^{\circ}C$ 각각 1시간동안 열처리를 진행한 박막 트랜지스터의 특성은 소자의 불안정성을 보완해줄뿐만 아니라 $350^{\circ}C$ 열처리에서는 16.9 $cm^2/Vs$의 전계효과이동도와 0.33V/decade의 문턱전압 이하 기울기와 같이 더 향상된 박막 트랜지스터의 전기적 특성 결과를 관측하였다. 기존의 연구 되어진 a-IGZO 활성층에 수소이온조사와 후 열처리 공정에 따라 광학적 밴드 갭 에너지 준위의 변화와 박막 및 박막 트랜지스터 특성을 변화시킨다는 결과를 도출하였다.

• 한국정보통신학회논문지
• /
• 제12권9호
• /
• pp.1599-1604
• /
• 2008

본 연구에서 나노구조 FinFET 제작시 게이트산화막 특성이 서브문턱영역에서 전송특성에 미치는 영향을 분석하고자 한다. 이를 위하여 분석학적 전송모델을 사용하였으며 분석학적 모델을 유도하기 위하여 포아슨방정식을 이용하였다. 나노구조 FinFET에서 문턱전압이하의 전류전도에 영향을 미치는 열방사전류와 터널링전류에 대하여 분석하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값을 이차원 시뮬레이션값과 비교하였다. 결과적으로 본 연구에서 제시한 전송특성모델이 이차원 시뮬레이션모델과 매우 잘 일치하였으며 FinFET의 전송특성이 게이트산화막의 특성에 따라 매우 큰 변화를 보이는 것을 알 수 있었다. 특히 게이트길이가 작아지면서 전송특성에 커다란 영향을 미치는 터널링특성에 대하여 집중적으로 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.213.2-213.2
• /
• 2015

모바일 기기의 성장세로 인해 낸드 플래시 메모리에 대한 수요가 급격히 증가하면서 높은 집적도의 소자에 대한 요구가 커지고 있다. 그러나 기존의 MOSFET 구조의 소자는 비례 축소에 의한 게이트 누설 전류, 셀간 간섭, 단 채널 효과 같은 여러 어려움에 직면해 있다. 특히 트윈 실리콘 나노 와이어 전계 효과 트랜지스터 (TSNWFETs)는 소자의 크기를 줄이기 쉬우며 게이트 비례 축소가 용이하여 차세대 메모리 소자로 각광받고 있다. 그러나 TSNWFETs의 공정 방법과 실험적인 전기적 특성에 대한 연구는 많이 이루어 졌지만, TSNWFETs의 전기적 특성에 대한 이론적인 연구는 많이 진행되지 않았다. 본 연구는 직경의 크기가 다른 나노 와이어를 사용한 TSNWFETs의 전기적 특성에 대해 이론적으로 계산하였다. TSNWFETs과 실리콘 나노 와이어를 사용하지 않은 전계 효과 트랜지스터(FET)를 3차원 시뮬레이션 툴을 이용하여 계산하였다. TSNWFETs와 FETs의 드레인 전류와 문턱전압 이하 기울기, 드레인에 유기된 장벽의 감소 값, 게이트에 유기된 드레인 누설 전류 값을 이용하여 전류-전압 특성을 계산하였다. 이론적인 결과를 분석하여 TSNWFETs의 스위칭 특성과 단 채널 효과를 최소화하는 특성 및 전류 밀도를 볼 수 있었으며, 나노 와이어의 직경이 감소하면 증가하는 드레인에 유기된 장벽의 감소를 볼 수 있었다.

• 전기전자학회논문지
• /
• 제27권4호
• /
• pp.386-390
• /
• 2023

본 연구에서는 기존 상보성 금속 산화막 반도체 공정을 활용하여 제작된 실리콘 나노시트(SiNS) 피드백 전계효과 트랜지스터(FBFET)의 준비휘발성 메모리 특성을 분석하였다. 과노광공정을 이용하여 형성된 SiNS 채널층의 폭은 180 nm이고 높이는 70 nm이었다. 양성 피드백 루프를 기반으로 동작하는 SiNS FBFET의 낮은 문턱전압이하 기울기는 1.1 mV/dec, ON/OFF 전류비는 2.4×10⁷이었다. 또한 SiNS FBFET는 50 초 동안 상태를 유지하는 메모리 특성을 보여 준휘발성메모리 소자로 활용 가능성을 제시하였다.

• 대한전자공학회논문지SD
• /
• 제38권2호
• /
• pp.9-9
• /
• 2001

Nano-scale의 게이트 길이를 가지는 MOSFET소자는 접합 깊이가 20∼30㎚정도로 매우 얕은 소스/드레인 확장 영역을 필요로 한다. 본 연구에서는 $As₂^ +$ 이온의 10keV이하의 낮은 에너지 이온 주입과 RTA(rapid thermal annealing)공정을 적용하여 20㎚이하의 얕은 접합 깊이와 1.O㏀/□ 이하의 낮은 면저항 값을 가지는 $n ^+$-p접합을 구현 하였다. 이렇게 형성된 $n^ +$-p 접합을 nano-scale MOSFET소자 제작에 적용 시켜서 70㎚의 게이트 길이를 가지는 NMOSFET을 제작하였다. 소스/드레인 확장 영역을 $As₂^ +$ 5keV의 이온 주입으로 형성한 100㎚의 게이트 길이를 가지는 NMOSFET의 경우, 60mV의 낮은 $V_ T$(문턱 전압감소) 와 87.2㎷의 DIBL (drain induced barrier lowering) 특성을 확인하였다. $10^20$$㎝^ -3$이상의 도핑 농도를 가진 abrupt한 20㎚급의 얕은 접합, 그리고 이러한 접합이 적용된 NMOSFET소자의 전기적 특성들은 As₂/sup +/의 낮은 에너지의 이온 주입 기술이 nano-scale NMOSFET소자 제작에 적용될 수 있다는 것을 제시한다.

• 한국재료학회지
• /
• 제1권3호
• /
• pp.132-138
• /
• 1991

2충의 BPSG를 사용하는 서브마이크론 CMOS DRAM에 있어 전기적 특성에 관한 BPSG flow온도의 영향을 비교하였다. BPSG flow온도를 $850^{\circ}C/850^{\circ}C,\;850^{\circ}C/900^{\circ}C,\;900^{\circ}C/900^{\circ}C$의 3가지 다른 조합을 적용하여 문턱전압, 파괴전압, Isolation전압과 더불어 면저항과 접촉 저항을 조사하였다. $900^{\circ}C/900^{\circ}C$ flow의 경우 NMOS에서 문턱전압은 $0.8\mu\textrm{m}$ 미만의 채널길이에서 급격히 감소하나 PMOS 경우는 차이가 없었다. NMOS와 PMOS의 파괴전압은 각각 $0.7\mu\textrm{m}$와 $0.8\mu\textrm{m}$ 이하에서 급격히 감소하였다. 그러나 $850^{\circ}C/850^{\circ}C$ flow의 경우에는 NMOS와 PMOS모두 문턱전압과 파괴전압은 채널길이 $0.7\mu\textrm{m}$까지 감소하지 않았다. Isolation전압은 BPSG flow온도 감소에 따라 증가하였다. 면저항과 접촉 저항은 BPSG flow온도가 $900^{\circ}C$에서 $850^{\circ}C$로 감소됨에 따라 급격히 증가되었다. 이와 같은 결과는 열처리 온도에 따라 dopant의 확산과 활성화에 관련 있는 것으로 생각된다. 접촉 저항 증가에 대한 개선 방법에 대하여 고찰하였다.