• Proceeding of EDISON Challenge
• /
• 2013.04a
• /
• pp.37-52
• /
• 2013

무어의 법칙에 따르면, 반도체의 집적도 2년마다 2배씩 증가한다고 한다. 무어의 법칙은 지금까지는 집적회로 기술의 발전을 잘 예측했다. 하지만 트랜지스터의 사이즈를 줄일수록 누수전류와 회로의 저항을 조절하기 어렵기 때문에 트랜지스터의 소형화에는 한계가 있다. 우리는 곧 무어의 법칙의 한계를 맞이할 것이다. 그래서 트랜지스터를 더욱 소형화시키기 위해서는 bottom-up analysis가 필요한 시점이다. Top-down analysis가 초기의 커다란 트랜지스터에서 점점 소형화를 시켜 작은 트랜지스터를 만든다는 개념인 반면, Bottom-up analysis는 처음부터 작은 분자를 조작하여 트랜지스터와 같은 성질을 띄도록 만드는 개념이다. 분자가 기억소자로서 이용되려면 저항이 다른 2가지 안정한 상태가 필요하다. 이번 연구에서 나는 기억소자를 디자인 하기 위하여 high spin state와 low spin state 두 가지 안정한 상태를 가지는 spin crossover complex를 이용하기로 했다. 이전의 연구에서 spin crossover 는 전기장을 이용해서도 유도될 수 있다고 확신하였고, 이를 이용해서 기억소자를 디자인하기로 하였다. 이번 연구를 위해서 symmetry를 가지는 octahedral spin crossover complex를 디자인하였고 이를 '기억 분자'라고 명명했다. 그리고 이 분자의 high spin state와 low spin state가 전기장을 이용하여 서로 바뀔 수 있는지 가능성을 DFT with B3LYP functional을 이용해서 비교했다. 그 결과로 전기장을 이용하여 기억분자의 spin crossover을 일으킬 수는 있지만 abnormally strong electric field를 써야 한다는 사실을 알아냈다. 이번 연구를 토대로 추후의 연구를 위해, 기억소자가 되기 위하여 분자가 어떤 특징을 만족시켜야 하는지를 분석했다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.327-330
• /
• 2008

최근 무어의 법칙이 깨짐에 따라 멀티코어 프로세서의 활용이 늘어나고 있으며 이는 임베디드 환경에서도 보편화되었다. 이러한 멀티코어 환경에 기존에 멀티프로세서용으로 개발된 AMP 또는 SMP 구조의 운영체제를 적용시키게 된다면 멀티코어의 장점을 살리기 어렵다. 본 논문에서는 기존 운영체제 구조에 대한 분석을 통해 멀티코어용으로 적합한 운영체제 구조가 가상 머신 구조라는 것을 보이고 있으며 산업에 활용할 수 있는 멀티코어용 가상 머신 모니터의 설계를 제공하고 있다.

• Proceedings of the Technology Innovation Conference
• /
• 2003.02a
• /
• pp.173-190
• /
• 2003

Demand forecasting is essential in establishing national and corporate strategy as well as the management of their resource. We forecast demand for multi-generation product using discrete choice model combining diffusion model The discrete choice model generally captures consumers'valuation of the product's qualify in the framework of a cross-sectional analysis. We incorporate diffusion effects into a discrete choice model in order to capture the dynamics of demand for multi-generation products. As an empirical application, we forecast demand for worldwide DRAM (dynamic random access memory) and each of its generations from 1999 to 2005. In so doing, we use the method of 'Technological Forecasting'for DRAM Density and Price of the generations based on the Moore's law and learning by doing, respectively. Since we perform our analysis at the market level, we adopt the inversion routine in using the discrete choice model and find that our model performs well in explaining the current market situation, and also in forecasting new product diffusion in multi-generation product markets.

• Electronics and Telecommunications Trends
• /
• v.24 no.6
• /
• pp.52-60
• /
• 2009

인터넷의 보급과 더불어 폭발적으로 늘어나기 시작한 데이터 통신은 FTTH의 보급과 IPTV, VoD 등 본격적인 멀티미디어 수요의 증가에 따라 매 18개월마다 통신량이 2배씩 증가하는 "광 무어의 법칙"이 성립되고 있다. 지속적인 대역폭의 증가를 수용하기 위해서는 핵심 광부품의 소형화 및 저가화가 반드시 필요하며 이러한 요구사항 수용을 위한 핵심요소는 광집적화 기술 개발을 통한 광소자의 고집적화 및 고속화 달성이다. 광집적화 기술은 크게 두 가지 분류로 나눌 수 있는데 이종 물질간의 하이브리드결합에 의한 구현과 단일 혹은 유사 물질에 의한 모놀리식 집적에 의한 방법이다. 본 고에서는 하이브리드 집적 및 모놀리식 집적 기술의 핵심 요소 및 기술발전 현황에 대해 살펴본다.

• Electronics and Telecommunications Trends
• /
• v.25 no.5
• /
• pp.97-105
• /
• 2010

모바일과 유비쿼터스 센서 네트워크 센서 시대가 도래함에 따라 가볍고, 작고, 얇고, 멀티기능을 구현할 수 있는 부품에 대한 요구가 증대하고 있다. 이에 대한 여러 가지 솔루션 중 MCM의 개념을 수직 방향으로 확장시킨 3D IC가 최근 각광을 받고 있다. 이는 물리적인 한계에 부딪힌 반도체 집적 공정의 한계를 극복하여 지속적으로 무어의 법칙에 맞춰 집적도를 향상시킬 수 있을 뿐만 아니라 소재와 공정이 달라도 3차원적으로 집적이 가능하여 메모리와 프로세서로 대표되는 디지털 칩뿐만 아니라 아날로그/RF, 수동소자, 전력소자, 센서/액추에이터, 바이오칩 등을 하나로 패키징 할 수 있는 장점이 있기 때문이다. 이를 통해 성능 향상, 경박단소, 저비용의 부품 개발이 가능하기 때문에 미국, 유럽, 일본 등 선도국뿐만 아니라 싱가포르, 타이완, 중국 등에서도 활발한 연구가 진행되고 있으며 CMOS 이미지 센서 모듈 생산에 TSV 기술이 이미 적용되고 있다. 본 고에서는 3D IC를 위한 TSV 및 적층 요소 기술을 소개하고 이를 통해 개발된 사례와 표준화 동향에 대하여 소개하고자 한다.

• Proceedings of the Korea Database Society Conference
• /
• 1997.10a
• /
• pp.137-155
• /
• 1997

이 글에서는 디지털 아카이브 되거나 데이터베이스화 되어있는 영상정보의 저장규모와 이용 시장에 대하여 기술한다. 현재, CD-ROM 타이틀, 비디오 CD 및 DVD 타이틀과 인터네트를 통한 부분적인 이용에 그치고 있는 디지털 영상정보는 무어의 법칙을 따르는 컴퓨터 프로세서 성능 증대, 50 만원대에 20GB용량을 가지는 광자기 디스크의 출현처럼 계속 확장되고 있는 저장용량, Gigabit LAN의 등장과 같이 지속적으로 확대되는 통신 네트워크의 전달용량, 영상기반 렌더링을 이용하는 새로운 가상세계 구축기술 등 그 활용을 가속시키는 여러 요인들에 의해 용도가 큰 폭으로 증가하고 있다. 이에 따라 영상정보는 교육, 의료 등 기본적인 생환산업 분야를 비롯하여 여러 산업 분야의 경쟁력을 강화시킬 수 있는 정보원으로서의 근간이 될 것이다. 이러한 발전의 지속은 기술에 의해서만 보장될 수 있으므로, 영상정보의 디지털 처리, 디스플레이, 저장 등의 디지털 아카이브 관련 기술과 디지털 영상정보의 편집, 저작, 검색, 전송 등에 관련된 분야의 기술 확보를 어떻게 대비해야 할 것인가가 중요한 과제이다.

• Proceedings of the KIEE Conference
• /
• 2005.07a
• /
• pp.589-591
• /
• 2005

경량전철 시스템은 1950년대 후반부터 증가하는 운송수요에 대한 대안으로 제시되고 있고, 유연한 노선 계획이 가능한 도시환경 친화적인 첨단 궤도 교통 시스템이다. 본 연구에서는 이러한 차세대 근거리 교통 수단으로 각광받고 있는 경량전철 시스템에 이중화 기술을 적용하여 기존 시스템에 비해 한 단계 높아진 신뢰성을 확보한 전력 SCADA 시스템을 다루고자 한다. 과거 각종 시스템 개발의 초점이 Functionality와 Performance에 있었다면, 무어의 법칙이 말해주듯이 마이크로프로세서를 비롯한 하드웨어, 소프트웨어 및 초속 통신 기술의 발전을 통해 현재의 시스템 개발은 과거의 관심사를 포함하여 안정성 및 신뢰성의 확보가 중요한 관건중 하나이다. 따라서 본 연구에서는 이러한 기술을 토대로 시스템의 중단을 최소화하여 보다 Robust한 전력 SCADA 시스템에 적용된 이중화 기술을 소개하고자 한다.

• Electronics and Telecommunications Trends
• /
• v.20 no.5 s.95
• /
• pp.28-45
• /
• 2005

무어의 법칙을 근간으로 하는 전계효과 트랜지스터는 매 18개월마다 0.7배씩의 성공적인 소형화를 거듭하여 최근에는 50nm 크기로 구성된 약 1억 개의 트랜지스터가 집적된 칩을 생산하고 있다. 그러나 트랜지스터의 크기가 50nm 이하로 줄어들면서는 단순한 소형화 과정은 근본적인 물리적인 한계에 접근하게 되었다. 특히 게이트 절연막의최소 두께는 트랜지스터의 소형화에 가장 직접적인 중요한 요소이나, 실리콘 산화막의 두께가 2nm 이하가 되면서 게이트 절연막을 집적 터널링하는 전자에 의한 누설전류의 급격한 증가로 인하여 그 사용이 어려워지고 있는 추세이다. 따라서 본 논문에서는 트랜지스터의 소형화에 악영향을 미치는 물리적인 한계요소에 대하여 살펴보고, 이러한 소형화의 한계를 뛰어넘기 위한 노력의 일환으로 연구되고 있는 이중게이트 구조의 트랜지스터, 쇼트키 트랜지스터, 나노선을 이용한 트랜지스터 및 분자소자 등의 새로운 소자구도에 대하여 살펴보고자 한다.

• Electrical & Electronic Materials
• /
• v.17 no.6
• /
• pp.3-10
• /
• 2004

1970년대 초반 이후 반도체 산업의 비약적 발전은 다양한 응용으로 적용되어 여러 분야의 산업들의 성장을 촉진시키고, 번영시켰다. 이런 성장의 중심에서, 반도체 소자의 feature size의 감소는 초소형, 저전력, 고기능 특성을 갖는 소자의 생산을 가능하게 하였으며 이를 기반으로 소자의 재현성, 생산성 증가로 이어져 반도체 산업을 성공시킨 필수적인 요건이 되어 왔다. 실질적으로, 반도체 소자의 feature size는 매 3년마다 약 70%씩 감소해 왔다. 최근에는 반도체 기술 발전의 고속화가 이루어지고 있어 그 속도가 2년 주기로 단축되었다. 이런 현상은 Rayleigh equation으로 도출되었으며, 이것은 유명한 무어의 법칙(Moore's law)의 기본 원리이기도 하다. 이런 반도체 소자의 feature size 감소는 특정 패턴의 선폭에 대한 미세화가 필수적인 요건이며, 미세한 선폭을 형성시키기 위한 노광기술은 feature size 감소의 핵심 기술로 대두되고 있다.(중략)

• Electrical & Electronic Materials
• /
• v.17 no.6
• /
• pp.11-16
• /
• 2004

지난 40여년간의 반도체 집적 공정의 발전에 있어서 무어(Moore)의 법칙에 의한 소자의 미세화를 달성하기 위하여, 광리소그래피(optical lithography) 기술은 꾸준히 발전하여 왔으며, 소자의 선폭이 나노스케일인 공정에서 역시, 소자 제조의 핵심기술은 리소그래피 기술을 이용한 회로의 패터닝(patterning) 기술에 달려 있다고 해도 과언이 아니다. 그러나 현재 사용되고 있는 광리소그래피는 사용하는 파장의 길이에 따른 분해능(resolution)의 한계로 인하여, 이러한 나노 스케일의 소자를 제작하기 위해서는 새로운 리소그래피 기술이 필요하다는 것이 일반적으로 인정이되고 있다.(중략)