• 정보교육학회논문지
• /
• 제4권1호
• /
• pp.32-39
• /
• 2000

정적인 CAI 테크닉에 의해 개발된 기존의 프로그램들은 고정된 교육과정과 내용을 가지고 있기 때문에 다양한 수준의 학습자에게 적합한 학습을 하기에는 어려운 점이 매우 많다. 또한 학습자들 개개의 독특한 학습에 대해 적절한 교육방법을 제공하기 위한 보조 기능에 대해 그 유연성이 부족하다. 이러한 문제들을 해결하기 위하여 본 논문에서는 분수 연산을 위한 지식 기반의 교수 시스템의 설계 및 구현을 하였다. 분수 연산에 관련된 지식들을 분석하여 학습자의 이해 수준과 잘못 인식하고 있는 버그, 상호 관련된 오류를 진단하고 학습자에게 적합한 교수학습 모듈을 구현한다. 학습자의 이해 수준과 오류를 진단하기 위한 진단 모듈과 학습자 인터페이스 모듈을 실험을 하여 기존 분수학습 CAI보다 지능형 분수 교수 시스템의 학습 성취도가 높아짐을 살펴보았다.

• 한국통신학회논문지
• /
• 제39C권3호
• /
• pp.275-281
• /
• 2014

최근 들어 연근해와 내수면에서 수중 자원의 효과적 개발과 보존을 위해 다양한 수중 응용 시스템 발굴 및 활용의 필요성이 증대되고 있다. 이에 본 논문에서는 근거리 수중 이동통신 시스템, 수중 센서네트워크 시스템 등의 핵심 기술 중의 하나인 초소형 수중 음향통신 모뎀의 디지털 모듈을 연구한다. 고속 연산처리가 가능한 디지털 신호처리 프로세서를 탑재한 수중 모뎀의 디지털 모듈을 설계하고 제작하며, 개발된 하드웨어에 프레임 형성 기능과 채널부호 알고리듬들을 구현하고 실험함으로써 회로의 기능과 성능을 검증한다. 실험 결과에 따르면, 개발된 DSP 기반 디지털 모듈에서 전송속도 1 kbps의 길쌈부호 처리를 위해 필요로 하는 연산량이 DSP의 가용 연산 능력의 1% 이내에 불과하므로 개발된 하드웨어 플랫폼에 다양한 고효율 기저대역 알고리듬을 탑재함으로써 수중 모뎀의 성능 개선을 모색할 수 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권12호
• /
• pp.981-987
• /
• 2000

이 논문은 상위 단계 데이터-경로 합성에서 연산 스케쥴링과 자원 할당 및 배정을 동시에 고려한 통합적 접근 방법을 제시한다. 제안한 방법은 스케쥴링 되어있지 않은 데이터-플로우 그래프에 대해서 수행에 필요한 총 clock 스텝 수와 필요한 회로 면적을 동시에 최소화하는 데이터-경로 생성에 특징이 있다. 일반적으로, 연결선의 결정이 합성의 마지막 단계에서 이루어지는 기존의 방법과는 다르게, 우리의 접근 방법은 연산 스케쥴링과 연산의 연산 모듈 배정 그리고 변수의 레지스터 배정 작업을 동시에 수행하여 추가적인 연결선의 수를 매 clock 스텝마다 최적화(optimal) 시킨다. 본 논문은, 이 문제를 최소-비용의 최대-플로우 문제로 변형하여 minimum cost augmentation 방법으로 polynomial time 안에 해결하는 알고리즘을 제안한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1997년도 춘계학술대회 학술발표 논문집
• /
• pp.87-92
• /
• 1997

본 논문은 저비용이면서 정확한 제어를 수행하는 새로운 퍼지 제어기의 VHDL 설계 및 시뮬레이션을 다룬다. 제안한 퍼지 제어기 (Fuzzy Logic Controller : FLC)의 정확한 비퍼지화 연산시 소속값뿐 아니라 소속 함수의 폭을 고려함으로서 ？어진다. 제안한 퍼지 제어기 저비용성은 기존의 FLC를 다음과 같이 개조함으로서 이루어진다. 먼저, MAX-MIN 추론이 레지스터 파일의 형태로 쉽게 구현 가능한 read-modify-write 연산에 의해 대치된다. 두 번째, COG 비퍼지화기에서 요구하는 제산 연산을 모멘트 균형점의 탐색에 의해 피할 수 있다. 제안한 COG 퍼지화기는 곱셈기가 부가적으로 요구되며 모멘트 균형점의 탐색 시간이 오래 걸리는 단점이 있다. 부가적 곱셈기 요구에 의한 하드웨어 복잡도 증가 문제는 곱셈기를 확률론적 AND 연산에 의해 해결할 수 있고, 오랜 탐색 시간 문제는 coarse-to fine 탐색 알고리즘에 의해 크게 경감될 수 있다. 제안한 퍼지 제어기의 각 모듈은 VHDL에 의해 구조적 수준 및 행위적 수준에서 기술되고, 이들이 제대로 동작하는지 여부를 SYNOPSYS사의 VHDL 시뮬레이션 상에서 트럭 후진 주차 문제에 적용하여 검증하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2021년도 춘계학술발표대회
• /
• pp.9-11
• /
• 2021

최근 임베디드 엣지 컴퓨팅 디바이스에서 AI와 같은 인공지은 연산을 수행하여 AI 추론 연산의 가속화 및 분산화가 많이 이루어지고 있다. 엣지 디바이스는 임베디드 프로세서를 기반으로 AI의 가속 연산을 위해서 내부에 딥러닝 가속기를 포함하여 가속화시키는 시스템 구성을 하고 있다. 딥러닝 가속기는 복잡한 Neural Network 연산을 위한 데이터 이동이 많으며 외부 메모리와 내부 딥러닝 가속기간의 효율적인 데이터 이동 및 버퍼링이 필요하다. 본 연구에서는 엣지 디바이스 딥러닝 가속기 내부의 버퍼 구조를 모델링하고, 버퍼의 크기에 따른 버퍼링 효과를 분석해 보았다. 딥러닝 가속기 버퍼 구조는 RISC-V 프로세서 기반 가상 플랫폼에 구현되었다. 이를 통해서 딥러닝 모델에 따른 딥러닝 가속기 버퍼의 사용성을 분석할 수 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.859.2-897
• /
• 2002

네트워크의 급격한 발전에 따라 컴퓨터의 보안 문제가 계속 대두되고 있다. 이러한 보안관리 시스템으로 이동 에이전트를 이용한 침입탐지 시스템이 계속 연구되어지고 있다. 본 논문에서는 기존의 침입탐지시스템을 고찰하고 작은 에이전트의 그룹으로 구성된 자율성을 가진 이동 에이전트를 기반으로 한 모듈 접근방식의 시스템을 위한 모델링을 제공한다. 제안된 모델은 침입 정보를 동적으로 수집하고 탐지 에이전트를 학습시키고 탐지한다. 이동 에이전트는 통신 비용절감, 로컬자원 사용의 한계에서의 독립, 관리의 편의성 제공. 비동기 연산 등 다양한 이점을 가지고, 분산 연산을 위만 유동성 있는 구조를 제공한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.661-663
• /
• 2002

현대의 Deep-Submicron Technology(DSM)에선 배선에 관련된 문제, 예를 들어 crosstalk이나 노이즈 등이 큰 문제가 된다. 그리하여, 배선은 논리 구성요소들보다 더욱 중요한 위치를 차지하게 되었다. 우리는 이러한 배선을 고려하여 연산식을 최적화하기 위해 carry-save-adder(CSA)를 이용한 모듈 함성 알고리즘을 제시한다. 즉, 상위 단계에서 생성 된 규칙적인 배선 토폴로지를 유지하며 CSA간의 배선을 좀더 향상시키는 최적의 알고리즘을 제안한다. 우리는 우리의 이러한 방법으로 생성된 지연시간이 [1]에 가깝거나 거의 근접하는 것을 많은 testcase에서 보이며(배선을 포함하지 않은 상태에서), 그리고 그와 동시에 최종 배선의 길이가 짧고 규칙적인 구조를 갖는것을 보인다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (A)
• /
• pp.272-274
• /
• 2003

유한체 GF(2$^{m}$ ) 상의 산술 연산 중 곱셈 연산의 효율적인 구현은 암호이론 분야의 어플리케이션에서 매우 중요하다. 본 논문에서는 All-One 다항식에 의해 정의된 GF(2$^{m}$ ) 상의 효율적인 Bit-Parallel 정규기저 곱셈기를 제안한다. 게이트 및 시간 면에서 본 논문의 곱셈기의 complexity는 이전에 제안된 같은 종류의 곱셈기 보다 낮거나 동일하다. 그리고 본 논문의 곱셈기는 이전 곱셈기 보다 더 모듈적이어서 VLSI 구현에 적합하다.

• 융합신호처리학회논문지
• /
• 제14권4호
• /
• pp.255-260
• /
• 2013

본 논문에서는 대전상관기의 상관결과 정밀도 향상을 위해 FFT 모듈의 유효비트 확장에 관해 고찰한다. FPGA를 기반으로 하는 대전상관기는 데이터처리의 고속화를 위해 FFT 연산을 고정소수점으로 구현하였다. 그러나 상관결과에서 연산비트의 부족으로 인해 대역폭의 낮은 주파수 영역에서 위상의 0도 집중현상이 발생하고 있다. 이 현상은 관측천체를 분석할 때 위상 집중현상을 제외시키기 때문에 데이터 손실과 같은 효과를 주어 상관결과의 정밀도에 영향을 주고 있다. 따라서 상관결과의 정밀도 향상을 위해 FPGA의 주어진 리소스 범위 내에서 기존 FFT 모듈의 16비트 연산보다 비트수를 확장할 수 있는지에 대한 시뮬레이션을 수행하였다. 시뮬레이션 결과를 통하여 사용한 FPGA 리소스 범위 내에서 FFT 모듈의 유효비트 수는 확장할 수 있으며, FFT 모듈의 20-bit 연산비트가 실험결과의 비교를 통하여 상관결과의 정밀도를 향상시키는데 유효한 것으로 확인되었다.

• 한국정보전자통신기술학회논문지
• /
• 제14권2호
• /
• pp.128-133
• /
• 2021

현재 자율주행차량 시장은 3레벨 자율주행차량을 상용화하고 있으나, 안정성의 문제로 완전 자율주행 중에도 사고가 발생할 가능성이 있다. 실제로 자율주행차량은 81건의 사고를 기록하고 있다. 3레벨과 다르게 4레벨 이후의 자율주행차량은 긴급상황을 스스로 판단하고 대처해야 하기 때문이다. 따라서 본 논문에서는 CNN을 통하여 차량 외부의 정보를 수집하여 저장하고, 저장된 정보와 차량 센서 데이터를 이용하여 차량이 처한 위기 상황을 0~1 사이의 수치로 출력하는 차량 내·외부 데이터 및 딥러닝 기반 차량 위기 감지 시스템을 제안한다. 차량 위기 감지 시스템은 CNN기반 신경망 모델을 사용하여 주변 차량과 보행자 데이터를 수집하는 차량 외부 상황 수집 모듈과 차량 외부 상황 수집 모듈의 출력과 차량 내부 센서 데이터를 이용하여 차량이 처한 위기 상황을 수치화하는 차량 위기 상황 판단 모듈로 구성된다. 실험 결과, VESCM의 평균 연산 시간은 55ms 였고, R-CNN은 74ms, CNN은 101ms였다. 특히, R-CNN은 보행자수가 적을 때 VESCM과 비슷한 연산 시간을 보이지만, 보행자 수가 많아 질수록 VESCM보다 많은 연산 시간을 소요했다. 평균적으로 VESCM는 R-CNN보다 25.68%, CNN보다 45.54% 더 빠른 연산 시간을 가졌고, 세 모델의 정확도는 모두 80% 이하로 감소하지 않으며 높은 정확도를 보였다.