• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.7 no.2
• /
• pp.73-92
• /
• 1997

A modular exponentiation( E$M^{$=varepsilon$}$mod N) is one of the most important operations in Public-key cryptography. However, it takes much time because the modular exponentiation deals with very large operands as 512-bit integers. Modular exponentiation is composed of repetition of modular multiplications, and the number of repetition is the same as the length of the addition-chain of the exponent(E). Therefore, we can reduce the execution time of modular exponentiation by finding shorter addition-chain(i.e. reducing the number of repetitions) or by reducing the execution time of each modular multiplication. In this paper, we propose an addition-chain heuristics and two fast modular multiplication algorithms. Of two modular multiplication algorithms, one is for modular multiplication between different integers, and the other is for modular squaring. The proposed addition-chain heuristics finds the shortest addition-chain among exisiting algorithms. Two proposed modular multiplication algorithms require single-precision multiplications fewer than 1/2 times of those required for previous algorithms. Implementing on PC, proposed algorithms reduce execution times by 30-50% compared with the Montgomery algorithm, which is the best among previous algorithms.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2004.11a
• /
• pp.709-712
• /
• 2004

응용프로그램이 복잡해지고 사용 환경이 다양해짐에 따라 신뢰성 높은 소프트웨어 생산을 위한 테스트가 중요시 되고 있다. 소프트웨어를 테스트하기 위해서는 각 기능에 따라 동작하는 모듈이 합당한 동작에 대해서 분석해야한다. 모듈은 다수의 실행경로로 이루어져 있으며 각 실행 경로에 따라 다른 결과를 출력하도록 설계되어 있다. 본 논문은 실행 경로에 따른 모듈의 인자를 자동으로 생성할 수 있는 방법을 제안한다. 프로그램은 블록간의 제어문 결합으로 이루어져 있고 다른 실행 경로를 생성하는 요인은 프로그램내의 제어문을 통해 결정된다. 그러므로 블록간의 결합을 제어의 종류에 따라 연산으로 표현하고 연산의 특성을 분석한다. 그리고 블록의 속성은 조건식을 가지고 있어 블록이 실행되는 조건을 표현한다. 각 연산의 특성에 맞게 조건식을 연산하여 블록이 동작하는 조건을 확인하고 최종적으로 실행 경로에 따른 모듈의 인자를 구하는 방법을 제안한다. 이 방법은 조건식에 영향을 주는 명령만을 추출하는 방법으로 인자를 구하기 위한 계산의 로드를 줄이는 장점이 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.730-732
• /
• 2005

최근 이미지 압축, 워터마킹 또는 스케일러블 비디오 코딩 분야에서 DCT와 DWT 연산을 선택적으로 사용하거나, 혼합하여 사용하는 경우가 늘어나고 있다. 이러한 두개의 연산을 사용하는 방법은 소프트웨어적인 프로그램을 사용하거나 하드웨어를 따로 구현하여 사용하였다. 본 연구에서는 하나의 모듈로 두개의 연산을 수행할 수 있는 재구성 하드웨어를 제안한다. 또한 DCT와 DWT연산에 있어서, 가장 많은 연산을 수행하는 부분은 계수(Coefficient)값과 입력 값의 내적 연산(Inner Product)을 수행하는 것인데, 이 내적연산을 하는데 있어서 곱셈기를 사용하지 않는 분산연산을 사용함으로써 연산의 복잡도를 줄이고, 하드웨어의 속도를 빠르게 하였다. 실험 환경은 Altera FPGA를 사용한 Excalibur_ARM (EPXA10F1020Cl) 보드를 이용하여 구현하였으며, 동작속도는 47.85MHz이다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2003.06a
• /
• pp.292-295
• /
• 2003

블루투스 전송 기술은 2.4㎓ 의 ISM(Industrial Scientific Medicine)밴드에서 주파수 호핑 방식을 사용한다. 주파수 호핑율은 연결 상태에서 초당 1600회, 조회 또는 호출 상태에서 초당 3200회의 호핑을 한다. Hop 채널 선택은 블루투스 표준안에서 제시한 5개의 호핑 시퀸스 중 하나를 선택하고 호핑 주파수에 따라 이를 매핑 함으로써 이루어진다. 본 논문에서는 6개의 상태에 따라 다르게 실행되는 채널 계산을 효율적으로 제어하고 필요한 연산모듈의 수를 줄이기 위해 9비트 프로세서를 이용해 Hop 선택 모듈을 설계하고 구현한다. 설계된 모듈은 레지스터 파일, 마이크로프로그램 제어장치, 가산, 치환(permutation), Modulo 계산을 위한 3개의 연산장치로 구성된다. Hop 채널 계산 중 가장 클럭 소요가 큰 Modulo 연산은 SRT나눗셈 알고리즘을 사용하여 음수 값 계산 및 연산 속도 향상을 꾀하였다. 제시된 Hop 선택 모듈은 하드웨어 묘사언어인 VHDL로 설계하고 시뮬레이션 및 테스트는 Xilinx FPGA를 이용해 검증하였다.

• Journal of Broadcast Engineering
• /
• v.20 no.2
• /
• pp.224-237
• /
• 2015

In this paper, we introduce the fast decoding method with the SIMD (Single Instruction Multiple Data) instructions for HEVC RExt (High Efficiency Video Coding Range Extensions). Several tools of HEVC RExt such as intra prediction, interpolation, inverse-quantization, inverse-transform, and clipping modules can be classified as the proper modules for applying the SIMD instructions. In consideration of bit-depth increasement of RExt, intra prediction, interpolation, inverse-quantization, inverse-transform, and clipping modules are accelerated by SSE (Streaming SIMD Extension) instructions. In addition, we propose effective implementations for interpolation filter, inverse-quantization, and clipping modules by utilizing a set of AVX2 (Advanced Vector eXtension 2) instructions that can use 256 bits register. The evaluation of the proposed methods were performed on the private HEVC RExt decoder developed based on HM 16.0. The experimental results show that the developed RExt decoder reduces 12% average decoding time, compared with the conventional sequential method.

• Journal of IKEEE
• /
• v.8 no.1 s.14
• /
• pp.108-116
• /
• 2004

In this paper, the measurement system of speed and distance of vehicles using laser is implemented and verified through the outdoor test. The implemented system consists of a laser module and a control/speed-computation module. The Former is composed of a optics part, a transmit/receive part, and a LDC(Laser Detection and Counter), and the latter is a control part that controls the laser module and a speed computation part that calculates velocity of vehicles using a microcontroller. The algorithm to compute speed has been developed to consider characteristics of laser and surrounding conditions. The implemented system has been tested and verified on the high way, and the result shows stability of the system and accuracy of the algorithm.

• 한국컴퓨터산업교육학회:학술대회논문집
• /
• 2003.11a
• /
• pp.5-10
• /
• 2003

본 논문에서는 wavelet을 이용한 워터마크 삽입 시스템 구현을 제안한다. wavelet 변환 기법은 JPEG2000 이나 MPEG-4와 같은 차세대 데이터 압축 표준의 기본적 연산으로서 DCT연산에 비해 주파수 해상도와 시간해상도를 모두 만족시킨다. 제안한 시스템은 크게 DWT 변환모듈, 워터마크 삽입모듈, IDWT 복원모듈, Main Controller모듈로 구성된다. DWT 변환모듈은 Haar 웨이블렛 변환알고리즘을 기반으로 설계 됐으며 1차 신축을 통해 변환된 주파수 영역에서 중간주파수 대역(LH 및 HL)을 선택하여 워터마크를 삽입하는 워터마크 삽입 모듈, IDWT를 이용 신호를 복원하는 모듈, 전체시스템 구성 블록을 제어하는 Main Controller모듈로 구성된다.

• Proceedings of the Korea Contents Association Conference
• /
• 2017.05a
• /
• pp.431-432
• /
• 2017

고전 논리의 연산이 집합의 연산과 밀접하게 관련되어 있는 것과 같이 양자논리(quantum logic)는 힐버트 공간(Hilbert space)의 닫힌부분공간(closed subspace)의 연산과 관련되어 있다. 닫힌부분공간들의 집합은 직교모듈로 격자(orthomodular lattice)를 이루고, von Neumann과 Birkhoff를 포함하여 많은 수학자들은 양자논리의 수학적 체계를 만들기 위해 직교모듈로 격자를 이용하였다. 일반 격자(lattice)에서 논리적 함의(implication)는 $x{\rightarrow}y={\neg}x{\vee}y$에 의해 일의적으로 정의되지만 직교모듈로 격자에서는 6개의 서로 다른 논리적 함의가 정의되는 것으로 알려져 있다. 본 논문에서는 직교모듈로 격자에서 정의되는 3개의 논리적 함의를 소개하고 이들 사이의 관계를 조사한다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.51 no.6
• /
• pp.117-123
• /
• 2014

This paper proposes the constructing method of effective multiplier using basis transformation. Th proposed multiplier is composed of the standard-dual basis transformation circuit module to change one input into dual basis the operation module to generate from bm to bm+k by the m degree irreducible polynomial, and the polynomial multiplicative module to consist of $m^2$ AND and m(m-1) EX-OR gates. Also, the dual-standard basis transformation circuit module to change the output part to be shown as a dual basis into standard basis is composed. The operation modules to need in each operational part are defined.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.11a
• /
• pp.257-260
• /
• 2008

SSD는 하드디스크와 다른 구조를 갖고 있으며, 단편화된 잦은 쓰기 연산에 취약하다는 점 등 기존의 환경과는 차이가 있기 때문에 이런 환경에서 발생하는 연산, 특히 I/O 연산에 대한 분석이 필수적이다. 기존의 I/O 연산 측정도구로 사용되던 벤치마크를 이용하여 SSD의 성능을 측정할 경우에는 상위단계에서의 읽기, 쓰기, 성능만 분석되기 어렵기 때문에 하위단계에서 실제로 SSD상의 I/O연산의 수행 성능을 정확히 측정하기 어렵다. SSD는 내부 저장 알고리즘의 효율성에 따라서 성능 차이가 크기 때문에 정확한 성능을 측정할 수 있는 분석 도구가 필요하다. 본 논문에서는 SSD상에서의 I/O연산의 계층적 분석을 위한 모듈을 제안한다.