• 제목/요약/키워드: 명령어 집합 설계

검색결과 32건 처리시간 0.02초

모델변환에 의한 시뮬레이션 모델의 타당성 검사 (A Validation Check of Simulation Model with the Model Transformation)

  • 정영식
    • 한국시뮬레이션학회:학술대회논문집
    • /
    • 한국시뮬레이션학회 1992년도 제2회 정기총회 및 추계학술 발표회 발표논문 초록
    • /
    • pp.9-9
    • /
    • 1992
  • 시뮬레이션(simulation)은 실 시스템(real system)의 효과적이고 효율적인 운영을 도모하기 위하여 실 시스템의 동작을 이해하고 분석, 예측, 평가하는 과학적인 문제해결 접근방법이다. 시뮬레이션 수행단계는 실 시스템의 행위를 정확히 반영하도록 타당한 모델을 구축하는 모델링 단계와 모델에 의도하는 명령어들을 컴퓨터 프로그램으로 작성하는 구현단계로 나누어진다. 시뮬레이션 모델은 시간, 상태, 확률변수, 상호규칙 등의 여러 관점에 따라 다양하게 존재하는데, DEVS(Descrete EVent system Specification) 모델은 연속적인 시간상에서 이산적으로 발생하는 사건에 따라 시스템의 상태를 분석할 수 있고 모델링 및 시뮬레이션 방법론의 형식화를 위한 견고한 이론적 기반을 제공하고 있다. 또한, DEVS 모델은 모듈적, 계층적 특성을 제공하고 집합론에 근거한 수학적 형식구조를 제공하여 실 시스템에 대한 체계적인 분석과정을 수행하게 되어 보다 현실적인 모델링을 가능하게 한다. 그러나 타당하지 못한 DEVS 모델이 구축되면 시뮬레이션을 통한 분석결과의 신뢰성이 떨어져 아무런 효과가 없고 경제적인 손실만이 따른다. DEVS 모델에 대한 기존의 타당성 검사가 많은 시간과 노력이 요구되고, 반복적인 DEVS 모델링 과정으로 인한 전문적이고 경험적인 지식을 요구한다. 또한, 모델설계자에 의해 설정된 실험 프레임하에서 DEVS 모델의 구성요소에 속하는 상태전이함수, 시간진행함수 및 출력함수에 대하여 commutative 성질의 보전성 검사가 어렵다는 문제점을 가지고 있다. 본 연구에서는 이와 같은 문제점을 해결하기 위하여, DEVS 모델에 대한 타당성 검사를 SPN(Stochastic Petri Net) 모델로 변환하여 SPN 모델을 이용하는 간단하고 효과적인 타당성 검사 방법을 제안한다. 먼저, DEVs 모델에 대한 개념과 기존의 DEVS 모델에 대한 타당성 검사 방법을 고찰하고 그 문제점에 대하여 자세히 설명한다. DEVS 모델의 타당성 검사에 이용하는 SPN 모델에 대한 개념과 DEVS 모델과 행위적으로 동등한 SNP 모델로 변환을 위한 관점을 제조명하다. 동일한 관점에서 두 모델의 상태표현이 같도록 DEVS 모델이 SPN 모델로 표현됨을 보이는 변환이론을 제시하고 변환이론을 바탕으로 모델 변환과정을 제시한다. 모델 변환이론과 변환고정을 기본으로 타당성 검사를 위한 새로운 동질함수(homogeneous function)를 정의하고 이와 함께 SPN 모델의 특성을 이용하여 DEVS 모델에 대한 타당성 검사 방법을 새롭게 제안한다.

  • PDF

ARM용 내장형 소프트웨어의 정적인 수행시간 분석 도구 (Static Timing Analysis Tool for ARM-based Embedded Software)

  • 황요섭;안성용;심재홍;이정아
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제11권1호
    • /
    • pp.15-25
    • /
    • 2005
  • 내장형 시스템에서 응용 프로그램을 구동시킬 때는 일련의 태스크들의 집합을 수행하여야 한다. 이러한 태스크들은 특정 하드웨어로 구현 될 수도 있고, 특정 프로세서에서 구동되는 소프트웨어로 구현될 수도 있다. 내장형 시스템에서 응용 프로그램을 구동시키기 위하여 하드웨어/소프트웨어의 자원 선택 및 작업 분할이 필요하게 되고 이때 하드웨어 및 소프트웨어의 성능 예측이 이용된다. 하드웨어 성능 예측과 달리 소프트웨어 성능 예측은 구동 환경과 밀접한 관계가 있으며, 하드웨어 소프트웨어 통합 설계를 위하여 최적 및 최악의 수행 시간 경계를 예측하는 것은 중요한 문제이다. 수행 시간 경계의 엄격한 예측은 저 비용의 프로세서를 사용할 수 있게 하며, 시스템 비용을 낮추는데 도움을 준다. 본 논문에서는 ARM용 내장형 시스템을 고려하여, loop문의 반복 횟수 경계 값과 프로그램의 추가적인 경로 호출 정보를 이용하여, 수행 시간의 경계를 최대한 실제 값에 접근하도록 예측하는 도구를 개발하였다. 개발된 도구는 현재 i960과 m68k 아키텍처를 지원하는 "Cinderella"라는 시간 분석 도구를 기본 도구로 활용하고 있다. ARM 프로세서를 지원하기 위하여 제어흐름과 디버깅 정보를 추출할 수 있는 ARM ELF 목적 파일 모듈을 추가하고, ARM 명령어 집합을 처리할 수 있는 모듈을 기존 도구에 추가하였다. 여러 가지 벤치마크 프로그램을 대상으로 실시한 실험 결과, 임의의 입력 데이타를 이용하고 수행 횟수를 고려한 ARMulator의 수행 시간이 구현된 도구에서의 정적인 수행 시간 예측 경계 값으로 들어오는 것을 확인할 수 있었다.