• 전자통신동향분석
• /
• 제25권5호
• /
• pp.97-105
• /
• 2010

모바일과 유비쿼터스 센서 네트워크 센서 시대가 도래함에 따라 가볍고, 작고, 얇고, 멀티기능을 구현할 수 있는 부품에 대한 요구가 증대하고 있다. 이에 대한 여러 가지 솔루션 중 MCM의 개념을 수직 방향으로 확장시킨 3D IC가 최근 각광을 받고 있다. 이는 물리적인 한계에 부딪힌 반도체 집적 공정의 한계를 극복하여 지속적으로 무어의 법칙에 맞춰 집적도를 향상시킬 수 있을 뿐만 아니라 소재와 공정이 달라도 3차원적으로 집적이 가능하여 메모리와 프로세서로 대표되는 디지털 칩뿐만 아니라 아날로그/RF, 수동소자, 전력소자, 센서/액추에이터, 바이오칩 등을 하나로 패키징 할 수 있는 장점이 있기 때문이다. 이를 통해 성능 향상, 경박단소, 저비용의 부품 개발이 가능하기 때문에 미국, 유럽, 일본 등 선도국뿐만 아니라 싱가포르, 타이완, 중국 등에서도 활발한 연구가 진행되고 있으며 CMOS 이미지 센서 모듈 생산에 TSV 기술이 이미 적용되고 있다. 본 고에서는 3D IC를 위한 TSV 및 적층 요소 기술을 소개하고 이를 통해 개발된 사례와 표준화 동향에 대하여 소개하고자 한다.

• 전자통신동향분석
• /
• 제22권5호
• /
• pp.1-11
• /
• 2007

Printed RFID는 반도체 성질을 띤 유기물의 발견 및 유기물의 메모리소자로의 활용 등에 대한 연구가 이루어지면서 관심을 가지게 되었다. 유기물이 무기물에 비해 소재의 안정성 등 여러 가지 한계를 갖고 있음에도 전자소자로의 활용을 모색하고 있는 것은 저가격, 대량생산이 가능하다는 데 있다. 유기물을 이용하여 우선적으로 산업화가 진행될 것으로 판단되는 분야가 프린팅방법을 이용한 RFID에의 응용이다. Printed RFID는 저렴한 폴리머 소재를 이용하여 저가격, 대량 생산이 가능하고 생산시 그 수요도 다양할 것으로 보고 있다. 본 기고문에서는 printed RFID의 기술발전 동향, 제조방법, 시장전망, 한계기술 및 극복방안에 대하여 기술하고자 한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (1)
• /
• pp.697-699
• /
• 2002

CC-NUMA 구조에서는 원격 메모리에 대한 접근이 불가피한 구조적인 특성 때문에 사호 연결망이 성능을 좌우하는 큰 변수로 작용한다. 기존에 사용되는 버스는 대역폭의 한계와 물리적 확장성 때문에 대규모의 시스템에는 적합하지 않다. 이를 대체하는 고속의 지점간 링크를 도입한 이중 링 구조는 이러한 버스의 한계를 극복하고는 있지만 많은 노드를 거쳐야 하는 문제로 인해 응답 지연 시간이 증가하는 단점을 안고 있다. 본 논문에서는 요청과 응답 패킷의 지연 시간을 줄이는 방안으로 리피터 노드를 이용한 다중링을 제안한다. 제안된 시스템은 링과 링 사이의 구조가 대칭형을 이루고 있어 요청을 내보내는 링을 제외한 다른 링의 hop수는 똑같은 수치를 갖고 있으며, 이중 링에 비해 최대의 hop수와 최소의 hop수의 차가 적고 평균 hop수 또한 적어 좋은 성능을 보인다. 본 논문에서는 또한 이러한 구조를 유지하기 위한 리피터 노드의 구조를 제안하며 리피터 노드의 구조와 노드의 확장에 따른 다양한 성능을 확률 구동 시뮬레이터를 사용하여 평가를 수행한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 춘계학술발표대회
• /
• pp.548-551
• /
• 2012

이동컴퓨팅의 데이터 용량의 급증에 따른 무선 단말의 네트워크 및 단말 자원의 요구량이 급증하고 있다. 이를 위해 제한된 네트워크 채널 자원 및 단말 메모리 자원의 효율적 사용 기법을 연구한다. 무선네트워크에서 무선 단말의 전송 및 저장 능력의 한계는 웨어러블 컴퓨팅 정보 서비스 발전을 가로막고 있다. 본 논문은 웨어러블 컴퓨팅을 지원하는 무선 스마트 단말의 전송 채널 및 저장 용량 등의 제약에 따른 무선단말 대 무선단말의 정보 전송한계를 극복하기 위한 전송방법을 제안한다. 제안 방법은 웨어러블 단말 간 데이터 전송 및 저장 능력을 극복하기 위한 실시간 백그라운드 전송 방법의 실험 모델을 정의하고 분석 및 평가한다.

• 정보처리학회논문지A
• /
• 제9A권4호
• /
• pp.399-404
• /
• 2002

최근 정보 산업과 이동통신 기술이 발전함에 따라 PDA(personal digital assistant), HPC(hand-held PC), 세탑박스(set-top box), 정보가전 등의 임베디드 시스템(embedded system)이 개발되고 있으며, 이러한 시스템을 운영할 실시간 운영체제(RTOS)와파일시스템의 요구는 필수적이다. 휴대의 용이성과 빠른 접근시간, 저전력을 요구하는 임베드 시스템의 특성상 데이터를 저장하기 위한 저장 매체로 하드디스크(hard disk)를 이용하는 것은 비효율적이며, 플래시 메모리(flash memory)가 주로 사용되고 있다. 플래시 메모리는 비휘발성과 빠른 접근 시간을 갖는 장점이 있지만, 상대적으로 느린 지움 시간과 지움 회수의 한계 등은 극복해야 할 문제점이다. 본 논문에서는 이러한 단점을 보완하기 위해 새로운 순위별 지움 정책을 제안하고 성능평가를 실시한다. 지움 정책의 일반적인 역할은 플래시 메모리 공간의 어디를 언제 지울 것인가를 결정한다. 제안된 순위별 지움 정책은 지우는 비용과 한정된 지움 회수를 고려하여 지우는 광간과 시간을 결정함으로써 플래시 메모리의 수명을 최대한 연장하고 플래시 메모리 접근 및 관리의 성능을 향상시킨다. 제안된 방법은 기존의 Greedy 및 Cost-benefit 방법에 비해 저장 연산 수행에서 10%~50%의 성능 향상을 보인다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.214-214
• /
• 2010

단위면적 당 메모리 집적도를 높이기 위해 플래시 기억소자의 크기를 줄일 때, 셀 사이의 거리의 감소에 의한 간섭효과가 매우 커져 소자 크기의 축소가 한계에 도달하고 있다. 이러한 문제점을 개선하기 위해 본 연구에서는 fringing field 효과를 이용한 SONOS 구조 게이트 위에 금속 공간층을 가지는 플래시 메모리 소자를 연구하였다. 소자에 소스와 드레인에 도핑을 하는 공정단계를 거치지 않아도 되는 fringing field 효과를 이용한 SONOS 구조를 가진 기억소자에서 트랩층 양 쪽에 절연막을 증착하고 게이트 외측으로부터 트랩층 양 쪽 절연막까지 금속을 증착시켜 금속 공간층을 형성하였다. 게이트에 전압을 인가할 때 트랩층 절연막 외측의 금속 공간층 영역에도 동시에 전압이 인가되므로 게이트가 스위칭 역할을 충분히 하게 하기 위해서 트랩층 양 쪽 절연막 두께를 블로킹 산화막 두께와 같게 하였다. 소자의 누설전류를 감소하기 위하여 채널 아래 부분에 boron으로 halo 도핑을 하였다. 제안한 기억소자가 fringing field 효과에 의해 동작하는 것을 확인하기 위하여 Sentaurus를 사용하여 제시한 SONOS 구조를 가진 기억소자의 전기적 특성을 조사하였다. 시뮬레이션을 통해 얻은 금속 공간층이 있을 때와 없을 때에 대한 각 상태에서 같은 조건으로 트랩층에 전하를 트랩 시켰을 때 포획된 전하량이 변하였다. 각 상태에서 제어게이트에 읽기 전압을 인가하여 전류-전압 특성 곡선을 얻었으며, 각 상태에서의 문턱전압의 변화를 통해 금속 공간층이 있을 때 간섭효과가 감소하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.264-264
• /
• 2011

1T-1C로 구성되는 기존의 dynamic random access memory (DRAM)는 데이터를 저장하기 위해 적절한 커패시턴스를 확보해야 한다. 따라서 커패시터 면적으로 인한 집적도의 한계에 직면해있으며, 이를 대체하기 위한 새로운 DRAM인 1T- DRAM이 연구되고 있다. 기존의 DRAM과 달리 silicon-on-insulator (SOI) 기술을 이용한 1T-DRAM은 데이터 저장을 위한 커패시터가 요구되지 않는다. 정공을 채널의 중성영역에 축적함으로서 발생하는 포텐셜 변화를 이용하며, 이때 발생하는 드레인 전류차를 이용하여 '0'과 '1'을 구분한다. 기존의 완전공핍형 평면구조의 1T-DRAM은 소스 및 드레인 접합부분에서 발생하는 누설전류로 인해 '0' 상태의 메모리 유지특성이 열화되는 단점을 가지고 있다. 따라서 메모리의 보존특성을 향상시키기 위해 소스/드레인 접합영역을 줄여 누설전류를 감소시키는 구조를 갖는 1T-DRAM의 연구가 필요하다. 또한 고유전율을 가지는 Si3N4를 이용한 oxide-nitride-oxide (ONO)구조의 게이트 절연막을 이용하면 동일한 두께에서 더 낮은 equivalent oxide thickness (EOT)를 얻을 수 있기 때문에 보다 저 전압에서 1T-DRAM 동작이 가능하여 기존의 SiO2 단일층을 이용한 1T-DRAM보다 동일 전압에서 더 큰 sensing margin을 확보할 수 있다. 본 연구에서는 누설전류를 감소시키기 위하여 소스 및 드레인이 채널위로 올려진 recessed channel 구조에 ONO 게이트 절연막을 적용한 1T-DRAM을 제작 및 평가하고, 본 구조의 1T-DRAM적용 가능성 및 ONO구조의 게이트 절연막을 이용한 sensing margin 개선을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.109-109
• /
• 2011

1T-1C로 구성되는 기존의 DRAM(Dynamic Random Access Memory)은 데이터를 저장하기 위한 적절한 capacitance를 확보해야 한다. 따라서 캐패시터 면적으로 인한 집적도에 한계에 직면해있다. 따라서 이를 대체하기 위한 새로운 DRAM인 1T (Transistor) DRAM이 각광받고 있다. 기존의 DRAM과 달리 SOI (Silicon On Insulator)기술을 이용한 1T-DRAM은 데이터 저장을 위한 캐패시터가 필요없다. Impact Ionization 또는 GIDL을 이용해 발생한 정공을 채널영역에 가둠으로 서 발생하는 포텐셜 변화를 이용한다. 이로서 드레인 전류가 변화하며, 이를 이용해 '0'과 '1'을 구분한다. 기존의 1T-DRAM은 단결정 실리콘을 이용하여 개발되었으나 좀더 광범위한 디바이스로의 적용을 위해서는 다결정 실리콘 박막의 형태로 제작이 필수적이다. 단결정 실리콘을 이용할 경우 3차원 집적이나 기판재료선택에 제한적이지만 다결정 실리콘을 이용할 경우, 기판결정이 자유로우며 실리콘 박막이나 매몰 산화층의 형성 및 두께 조절이 용이하다. 때문에 3차원 적층에 유리하여 다결정 실리콘 박막 형태의 1T-DRAM 제작이 요구되고 있다. 따라서 이번연구에서는 엑시머 레이저 어닐링 및 고상결정화 방법을 이용하여 결정화 시킨 다결정 실리콘을 이용하여 1T-DRAM을 제작하였으며 메모리 특성을 확인하였다. 기판은 상부실리콘 100 nm, buried oxide 200 nm로 구성된 SOI구조의 기판을 사용하였다. 엑시머 레이저 어닐링의 경우 400 mJ/cm2의 에너지를 가지는 KrF 248 nm 엑시머 레이저 이용하여 결정화시켰으며, 고상결정화 방법은 $400^{\circ}C$ 질소 분위기에서 24시간 열처리하여 결정화 시켰다. 두가지 결정화 방법을 사용하여 제작되어진 박막트랜지스터 1T-DRAM 모두 kink 현상을 확인할 수 있었으며 메모리 특성 역시 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제30권2C호
• /
• pp.25-30
• /
• 2005

터보 코드는 Shannon의 한계 이론에 가까운 성능을 보이나 알고리듬의 특성상 반복 복호와 대용량 메모리의 사용으로 구현이 복잡하며 전력 소모가 크다. 본 논문에서는 병렬 구조 방식을 적용할 경우 출력 주파수가 감소되어 결과적으로 전력 소모가 감소된다는 사실을 이용하여 터보 부호기에 병렬 구조 방식을 적용한 설계를 제안하였다. 하드웨어의 복잡도를 줄이기 위해 Max-Log-MAP 방식을 사용하였으며, 병렬 구조가 적용된 터보 부호기를 위한 새로운 인터리버 구조를 제안하였다. 제안된 인터리버의 사용으로 병렬 구조화된 각각의 SISO 부호기들이 인터리버에 대해 읽기/쓰기 동작을 수행할 경우 발생할 수 있는 메모리 충돌을 방지할 수 있다. 실험 결과 기존의 구조와 비교하였을 경우 인터리버 제어기에 의한 면적의 증가는 무시할 정도이며, 전력 소모는 약 40%정도 감소되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.209-209
• /
• 2010

단위면적 당 메모리 집적도를 높이기 위해 플래시 기억소자의 크기를 줄일 때, 절연층 두께 감소에 의한 누설 전류의 발생, 단채널 효과 및 협폭 효과와 같은 문제 때문에 소자 크기의 축소가 한계에 도달하고 있다. 이러한 문제점들을 개선하기 위해 본 연구에서는 FinFET구조위에 Oxide-Nitride-Oxide (ONO) 층을 적층하여 2-비트 특성을 갖는 플래시 메모리 소자를 제안하였다. 소자의 작동전압을 크게 줄일 수 있으며 소자의 크기가 작아질 때 일어나는 단채널 효과의 문제점을 해결할 수 있는 FinFET 구조를 가진 기억소자에서 제어게이트를 제어게이트1과 제어게이트2로 나누어 독립적으로 쓰기 및 소거 동작하도록 하였다. 2-비트 동작을 위해 제어 게이트1의 게이트 절연막의 두께를 제어게이트2의 게이트 절연막의 두께보다 더 얇게 함으로써 두 제어게이트 사이의 coupling ratio를 다르게 하였다. 제어게이트1의 트랩층의 두께를 제어게이트2의 트랩층의 두께보다 크게 하여 제어게이트1의 트랩층에 더 많은 양의 전하가 포획될 수 있도록 하였다. 제안한 기억소자가 2-비트 동작하는 것을 확인 하기위하여 2차원 시뮬레이션툴인 MEDICI를 사용하여 제시한 FinFET 구조를 가진 기억소자의 전기적 특성을 시뮬레이션하였다. 시뮬레이션을 통해 얻은 2-비트에 대한 각 상태에서 각 전하 포획 층에 포획된 전하량의 비교를 통해서 coupling ratio 차이와 전하 포획층의 두께 차이로 인해 포획되는 전하량이 달라졌다. 각 상태에서 제어게이트에 읽기 전압을 인가하여 전류-전압 특성 곡선을 얻었으며, 각 상태에서의 문턱전압들이 잘 구분됨을 확인함으로써 제안한 FinFET 구조를 가진 플래시 메모리 소자가 셀 당 2-비트 동작됨을 알 수 있었다.