• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.868-870
• /
• 2005

최근에는 자원이 제한적인 시스템을 위한 embedded JVM 환경에서 자바 응용 프로그램을 수행할 때 embedded JVM 의 성능에 따른 performance 뿐만 아니라 에너지 소비를 줄이는 일이 크게 대두되고 있다. 메모리에서 사용되는 에너지는 메모리에 접근할 때마다 소비되는 dynamic energy와 메모리에 파워가 들어와 있을 때 항상 소비되는 leakage energy 로 구분할 수 있다. embedded 환경을 고려하지 않았던 이전에는 leakage energy 가 중요한 부분으로 인식되지 않았지만, 현재는 dynamic energy 못지 않게 중요한 부분으로 인식되고 있다. 본 논문에서는 Banked Memory System을 사용하는 임베디드 JVM의 환경하에서 leakage energy를 효과적으로 줄일 수 있는 KVM의 힙 메모리 관리체계를 설계하였다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.32 no.2
• /
• pp.75-84
• /
• 2005

This research is to design a high performance NAND-type flash memory package with a smart buffer cache that enhances the exploitation of spatial and temporal locality. The proposed buffer structure in a NAND flash memory package, called as a smart buffer cache, consists of three parts, i.e., a fully-associative victim buffer with a small block size, a fully-associative spatial buffer with a large block size, and a dynamic fetching unit. This new NAND-type flash memory package can achieve dramatically high performance and low power consumption comparing with any conventional NAND-type flash memory. Our results show that the NAND flash memory package with a smart buffer cache can reduce the miss ratio by around 70% and the average memory access time by around 67%, over the conventional NAND flash memory configuration. Also, the average miss ratio and average memory access time of the package module with smart buffer for a given buffer space (e.g., 3KB) can achieve better performance than package modules with a conventional direct-mapped buffer with eight times(e.g., 32KB) as much space and a fully-associative configuration with twice as much space(e.g., 8KB)

• Journal of the Korea Society of Computer and Information
• /
• v.16 no.10
• /
• pp.1-10
• /
• 2011

There are the large overhead of block erase and page write operations in NAND flash memory, though it has low power consumption, cheap prices and a large storage. Due to the physical characteristics of NAND flash memory, overwrite operations are not permitted at the same location, so rewriting operation require after erase operation. it cause performance decrease of NAND flash memory. Using SRAM buffer in traditional NAND flash memory, it can not only reduce effective write operation but also guarantee fast memory access time. In this paper, we proposed the small SRAM buffer management system for reducing overhead of NAND flash memory, that is, erase and write operations. The proposed buffer system in a NAND flash memory consists of two parts, i.e., a fully associative temporal buffer with the small fetching block size and a fully associative spatial buffer with the large fetching block size. The temporal buffer have small fetching blocks that referenced from spatial buffer. When it happen write operations or erase operations in NAND flash memory, the related fetching blocks in temporal buffer include a page or a block are written in NAND flash memory at the same time. The writing and erasing counts in NAND flash memory can be reduced. According to the simulation results, although we have high miss ratios, write and erase operations can be reduced approximatively 58% and 83% respectively. Also the average memory access times are improved about 84% compared with the fully associative buffer with two sizes.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.10a
• /
• pp.15.2-15.2
• /
• 2011

비휘발성 저항 메모리소자인 resistance random access memory (ReRAM)는 간단한 소자구조와 빠른 동작특성을 나타내며 고집적화에 유리하기 때문에 차세대 메모리소자로써 각광받고 있다. 현재, 이성분계 산화물, 페로브스카이트 산화물, 고체 전해질 물질, 유기재료 등을 응용한 저항 메모리소자에 대한 연구가 활발히 진행되고 있다. 그 중 ZnO를 기반으로 하는 amorphous InGaZnO (a-IGZO) 박막은 active layer 로써 박막트랜지스터 적용 시 우수한 전기적 특성을 나타내며, 빠른 동작특성과 높은 저항 변화율을 보이기 때문에 ReRAM 에 응용 가능한 재료로써 기대되고 있다. 또한 가시광선 영역에서 광학적으로 투명한 특성을 보이기 때문에 투명소자로서도 응용이 기대되고 있다. 본 연구에서는 indium tin oxide (ITO) 투명 전극을 적용한 ITO/a-IGZO/ITO 구조의 투명 소자를 제작하여 저항 메모리 특성을 평가하였다. Radio frequency (RF) sputter를 이용하여 IGZO 박막을 합성하고, ITO 전극을 증착하여 투명 저항 메모리소자를 구현하였고, resistive switching 효과를 관찰하였다. 또한, 열처리를 통해 a-IGZO 박막 내의 Oxygen vacancy와 같은 결함의 정도에 따른 on/off 저항의 변화를 관찰할 수 있었다. 제작된 저항 메모리소자는 unipolar resistive switching 특성을 보였으며, 높은 on/off 저항의 차이를 유지하였다. Scanning electron microscope (SEM)을 통해 합성된 박막의 형태를 평가하였고, X-ray diffraction (XRD) 및 transmission electron microscopy (TEM)을 통해 결정성을 평가하였다. 제작된 소자의 전기적 특성은 HP-4145 를 이용하여 측정하고 비교 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.228-228
• /
• 2011

낮은 공정비용과 높은 집적도를 가지는 플래시 메모리 소자에 대한 휴대용기기에 응용가능성때문에 연구가 필요하다. 플래시 메모리 중에서도 질화막에 전하를 저장하는 전하 포획 플래시 메모리 소자는 기존의 부유 게이트 플래시 메모리 소자에 비해 공정의 단순하고 비례축소에 용이하며 인접 셀 간의 간섭에 강하다는 장점으로 많은 관심을 갖게 되었다. 소자의 크기가 작아짐에 따라 전하 포획 플래시 메모리 소자 역시 인접 셀 간의 간섭현상과 단채널 효과가 문제를 해결할 필요가 있다. 본 연구에서는 인접 셀 간의 간섭을 최소화 시키기 위하여 metal-oxide-nitride-oxide-silicon (MONOS) 플래시 메모리 소자에 bit-line 방향으로 금속 공간층을 삽입할 구조를 사용하였으며 금속 공간층의 깊이에 따른 전기적 성질을 비교하였다. 게이트 길이는 30 nm, 금속 공간층의 깊이를 채널 표면에서부터 4 nm~12 nm까지 변화하면서 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 전기적 특성을 계산하였다. 금속 공간층의 깊이가 채널표면에 가까워 질수록 fringing field가 증가하여 드레인 전류가 증가하였고, 금속 공간층의 전기적 차폐로 인해 인접 셀의 간섭현상도 감소하였다. 금속 공간층이 표면에 가까이 위치할수록 전하 저장층을 감싸는 면적이 증가하여 coupling ratio가 높아지기 때문에 subthreshold swing 특성이 향상되었으나, 금속 누설전류가 증가하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.155-155
• /
• 2012

기존의 플로팅 타입의 비휘발성 메모리 소자는 스케일 법칙에 따른 인접 셀 간의 간섭현상과 높은 동작 전압에 의한 누설전류가 증가하는 문제가 발생을 하게 된다. 이를 해결하고자 SONOS (Si/SiO2/Si3N4/SiO2/Si) 구조를 가지는 전하트랩 타입의 비휘발성 메모리 소자가 제안되었다. 하지만 터널링 베리어의 두께에 따라서 쓰기/지우기 특성은 향상이 되지만 전하 보존특성은 열화가 되는 trad-off 특성을 가지며, 또한 쓰기/지우기 반복 특성에 따라 누설전류가 증가하게 되는 현상을 보인다. 이러한 특성을 향상 시키고자 많은 연구가 진행이 되고 있으며, 특히 엔지니어드 터널베리어에 대한 연구가 주목을 받고 있다. 비휘발성 메모리에 대한 엔지니어드 기술은 각 베리어; 터널, 트랩 그리고 블로킹 층에 대해서 단일 층이 아닌 다층의 베리어를 적층을 하여 유전율, 밴드갭 그리고 두께를 고려하여 말 그대로 엔지니어링 하는 것을 뜻한다. 그 결과 보다 효과적으로 기판으로부터 전자와 홀이 트랩 층으로 주입이 되고, 동시에 다층을 적층하므로 물리적인 두께를 두껍게 형성할 수가 있고 그 결과 전하 보전 특성 또한 우수하게 된다. 본 연구는 터널링 베리어에 대한 엔지니어드 기술로써, Si3N4를 기반으로 하고 높은 유전율과 낮은 뉴설전류 특성을 보이는 ZrO2을 두 번째 층으로 하는 엔지니어드 터널베리어 메모리 소자를 제작 하여 메모리 특성을 확인 하였으며, 또한 Si3N4/ZrO2의 터널베리어의 터널링 특성과 전하 트랩특성을 온도에 따라서 특성 분석을 하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.333-338
• /
• 2007

시스템 가상머신 환경은 높은 하드웨어 효율성과 높은 보안을 요구하는 시스템에서 그 사용이 점차 늘어나고 있다. 최근 많이 알려진 하이퍼바이저 가상머신 시스템은 높은 아이솔레이션과 보안성을 보장하나 각 게스트 운영체제 별로 운영체제 이미지를 가지기 때문에 하드웨어 효율성이 떨어지는 반면, 컨테이너 기반 가상머신 시스템은 운영체제 이미지의 공유로 인하여 높은 자원 효율성과 확장성을 가진다. 그러나 메모리 자원의 아이솔레이션에 대하여 취약점을 갖는 문제점을 안고 있다. 본 논문에서는 컨테이너 기반 가상머신 시스템에서 동적으로 각 가상머신별로 메모리 사용량 증가에 따른 페이지 히트율-곡선(Hit-Ratio-Curve)을 측정하였다. 이 곡선을 관찰해 보면 각 가상머신의 메모리 필요량을 알 수 있으며 이를 기반으로 메모리 자원을 할당하게 될 경우 효과적으로 메모리 자원의 아이솔레이션을 제공할 수 있게 된다. 본 논문에서는 대표적인 컨테이너 기반 가상머신인 리눅스 VServer가 적용되어 있는 리눅스 2.6.17 커널에 직접 구현하였으며, Lmbench 및 리눅스 커널 컴파일 등을 통하여 오버헤드를 측정하였고 $1.6{\sim}7.2%$의 적은 오버헤드로 이를 측정할 수 있음을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.211-211
• /
• 2010

지난 수년간 비휘발성 메모리는 휴대용 전자기기 시장의 증가로 인해 많은 주목을 받아왔다. 그러나 현재 주로 쓰이고 있는 다결정 실리콘을 부유게이트층을 이용한 소자는 한계점을 보이고 있다. 이러한 이유로 최근에는 반도체 나노점이나 금속 나노점을 이용하는 비휘발성 메모리가 각광을 받고 있다. 이 메모리들은 빠른 쓰기/지우기 속도, 긴 저장시간, 낮은 구동전압 등의 이점을 지니고 있다. 본 연구에서는 이온빔 스퍼터링 방법을 이용해 $SiO_2$/Zr nanodots (ND)/$SiO_2$ trilayer 구조를 제작하였다. tunnel oxide와 control oxide의 두께는 각각 3nm, 15nm 이며 Zr의 양을 변화시키며 그에 따른 Zr ND과 메모리 효과의 변화를 관찰하였다. 고분해능 전자현미경과 광전자 분광기를 이용해 Zr ND의 형성을 확인하였고 열처리 후 $ZrO_2$ ND로 상이 변화함을 관찰하였다. -10 ~ +10V의 측정 조건 하에서 Zr의 양이 증가함에 따라 메모리 폭은 최대 5.8V까지 증가하였다. 또한 쓰기 상태에서 메모리 폭과 전하 손실비율은 열처리 후가 감소하였고 이는 $SiO_2$와 Zr ND의 계면에서 생성되는 $ZrO_2$의 영향인 것으로 생각된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.253-253
• /
• 2010

Silicon-oxide-nitride-oxide-silicon (SONOS) 구조를 가지는 플래쉬 메모리 소자는 기존의 플래쉬 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 그러나 SONOS 형태의 플래쉬 메모리 소자에 대한 전기적 특성에 대한 연구는 많이 진행되었으나, SONOS 형태의 플래쉬 메모리에서 소자의 셀 사이즈가 감소함에 따라 발생하는 인접한 셀 간의 간섭 현상에 대한 연구는 상당히 미흡하다. 본 연구에서는 SONOS 형태의 플래쉬 메모리에서 소자의 셀 사이즈가 작아짐에 따라 발생하는 인접한 셀 간의 간섭 현상에 대해 조사하였다. SONOS 형태의 플래쉬 메모리소자의 터널링 산화막, 질화막과 블로킹 산화막의 두께를 결정하였고, 각 셀의 크기가 감소함에 따라 발생하는 소자의 전기적 특성을 3차원 시뮬레이션 툴인 Sentaurus를 사용하여 계산하였다. 병렬 캐패시턴스에 의해 셀들 사이에 발생하는 커플링 효과를 확인하기 위해 선택한 셀의 문턱 전압이 주변 셀들의 프로그램 상태에 의해 받게되는 영향을 관찰하였다. 본 연구에서는 셀 사이에 간섭 방지층을 삽입함으로 인접 셀 간 발생하는 간섭현상의 크기를 크게 줄일 수 있음을 시뮬레이션 결과를 통하여 확인하였다. 이때 간섭 방지층의 깊이에 따라 감소하는 문턱전압의 변화량을 계산하였고, 방지층을 충분히 깊게 제작함으로 셀 간 간섭 현상을 막을 수 있음을 확인 하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.04a
• /
• pp.29-32
• /
• 2012

전통적으로 컴퓨터의 성능은 중앙 연산 장치 (CPU)의 성능에 따라 좌지우지 되어 왔다. 하지만 CPU의 성능이 지속적인 발전을 거듭하여 무어의 법칙을 비교적 충실히 따라가고 있는 반면, 메모리의 성능은 근래 들어 더디게 발전되는 형국이다. 때문에, CPU와 메모리 간의 성능격차로 인해 메모리의 낮은 성능이 전체 시스템의 성능을 저하시키는 "Memory Wall Problem"은 점점 큰 문제로 대두되고 있다. 이러한 문제를 해결하기 위해 많은 연구에서 메모리 자체의 성능을 발전시키는 것은 물론 메모리 내부에 연산 처리 능력을 추가하여 시스템 전체의 성능을 향상 시키는 시도들을 해왔다. 이 논문에서는 이러한 Intelligent한 메모리 시스템에서의 SW Off-loading을 위한 성능 분석을 다룬다. 이전의 연구들이 주로 큰 단위의 Off-load를 다뤘던 것에 비해 이 논문에서는 작은 단위의 Off-load, 더 정확히는 어셈블리 수준의 Off-load의 효과에 대해 분석한다. 또한 현재의 어셈블리 수준의 Off-load의 한계를 지적하고 이를 극복하기 위한 루프 레벨 Off-load, 새로운 Technology와 아키텍쳐에 대해서도 소개한다.