• Proceedings of the Korea Contents Association Conference
• /
• 2014.11a
• /
• pp.3-4
• /
• 2014

현대 운영 체제에서 가상 메모리 관리 기술은 응용 프로그램에게 가상의 큰 주소 공간을 제공하는 방법이다. 이러한 기술은 메인 메모리와 저장 장치를 이용하여 자주 접근되는 데이터는 메인 메모리에 덜 접근되는 데이터는 저장 장치에 저장한다. 본 연구는 차세대 저장 장치를 메모리 확장을 위한 장치로 가정했을 때의 성능 향상 기법을 제안한다. 본 연구진은 제안된 방법을 Linux 3.14.3을 구현하였고, 초고속 저장 장치를 이용하여 평가한 결과 기존 SWAP 시스템에 비해 20% 정도의 성능 향상 효과가 있음을 보였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10b
• /
• pp.28-30
• /
• 2003

컴퓨팅 환경의 발달로 방대한 양의 정보들이 매우 빠른 속도로 생성되고 있다. 구성 요소가 지속적으로 발생되는 무한 집합으로 정의되는 데이터 스트림에 대한 마이닝 방법은 이들 정보로부터 중요한 지식을 효과적으로 얻을 수 있는 방법으로 최근 들어 다양한 방법들이 활발히 제안되고 있다. 이러한 마이닝 방법에서는 지속적으로 확장되는 데이터 스트림의 특성으로 수행과정에서 메모리 사용량을 가용 범위 내로 제한하는 것이 중요한 고려 사항이 되고 있다. 본 논문에서는 데이터 스트림에서 빈발 항목을 탐색하는데 있어서 가용 메모리 범위에서 최적의 메모리를 사용하여 최상의 마이닝 결과를 얻을 수 있도록 하는 메모리 사용량 최적화 방법을 제시한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.328.1-328.1
• /
• 2016

높은 집적도를 가진 소자에 대한 요구가 커지면서 낸드 플래시 메모리에 대한 연구가 많이 이루어 지고 있다. 그러나 소자의 크기가 작아지면서 게이트 누설 전류, 셀간 간섭, 단 채널 효과 등과 같은 문제들이 발생한다. 이에 따라 제한된 공간에서의 coupling ratio값을 증가시켜야 하는 문제가 주목 받으면서 얇은 절연층에 대한 많은 연구가 진행되고 있다. 본 연구에서는 절연층 구조를 비대칭으로 사용한 낸드 플래시 메모리의 전기적 특성을 멀티 오리엔테이션 모델을 포함한 3차원 TCAD 시뮬레이션을 이용하여 계산하였다. 메모리 소자가 각 셀 간의 절연층을 가질 때 낮은 셀 간 간섭과 높은 coupling ratio 값을 가진다. 절연층 구조의 높이와 방향의 두께가 증가할수록 게이트 누설 전류의 값이 감소하였다. 또한 비대칭 절연층 구조의 플래시 메모리에서 플로팅 게이트의 on-current 레벨과 전위 값이 기존의 플래시 메모리에 비해 크게 나타나는 시뮬레이션 결과값을 관찰하였다. 비대칭 절연층 구조를 가지는 플래시 메모리는 게이트 누설 전류에 영향을 미치는 절연층 주위의 전기장의 값이 기존 구조에 비해 약 30 % 감소하였고 같은 프로그램 동작 전압에서 플로팅 게이트에 주입되는 전하의 양 또한 증가하였다. 이 연구 결과는 낸드 플래시 메모리 소자에서 게이트 누설 전류 문제를 감소시키고 프로그램 특성을 증진시키는데 도움이 된다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06a
• /
• pp.157-159
• /
• 2006

본 논문에서는 차세대 비휘발성 메모리를 이용하여 기존 플래시 메모리 파일시스템의 마운트 시간을 단축시키고 메인 메모리 사용량과 전력소모량을 감소시킬 수 있는 기법을 제시한다. 제안된 기법은 소량의 비휘발성 메모리를 사용하여 블록의 상태 정보와 파일 메타데이터로 데이터의 주소를 저장한다. 제안된 기법은 내장형 보드 상에서 구현되었으며, 실험 및 분석 결과는 마운트 시간을 크게 단축시키고 메인 메모리 사용량을 현저히 감소시켰음을 검증한다. 본 연구는 소량의 차세대 비휘발성 메모리를 내장형 시스템에서 어떻게 활용할 수 있는지에 대한 실용적인 방안을 제시하였으며, 그 효과를 실제 구현과 실험을 통해 정량적으로 검증하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.11a
• /
• pp.1599-1602
• /
• 2010

가상화 기법은 PDA, 스마트 폰과 같은 임베디드 시스템에서 다양한 운영체제와 응용 프로그램들을 제공할 수 있게 한다. 그러나 임베디드 시스템은 매우 제한된 컴퓨팅 자원을 갖고 있기 때문에 많은 수의 가상 머신을 동작하기 어렵다. 특히, 프로세스 동작에 필수적인 메모리 공간의 부족은 반드시 해결되어야 하는 문제이다. 데스크탑과 같은 시스템은 페이지 스왑을 통해 이를 해결하지만, 디스크가 없는 임베디드 시스템은 해결이 쉽지 않다. 본 논문은 메모리 공간 부족 문제를 해결하기 위해 불필요한 메모리 공간의 압축을 이용한 여유 공간의 추가 확보 기법을 제안한다. 페이지 압축을 통해 페이지 스왑하는 것과 유사한 효과를 얻을 수 있게 한다. 이는 가상화로 인한 메모리 분할과 불필요한 프로세스의 메모리 상주 등의 이유로 인한 임베디드 시스템 가상화 환경에서의 메모리 부족 문제를 해결할 수 있다. 본 논문은 기능 구현에 앞서 임베디드 시스템과 가상화 환경에 맞춘 메모리 압축 스왑 기법을 디자인한다.

• The KIPS Transactions:PartA
• /
• v.9A no.4
• /
• pp.405-412
• /
• 2002

The embedded system has less fast CPU and lower memory than PC(personal Computer) or Workstation system. Therefore embedded operating is system is designed to efficiently use the limited resource in the system. Virtual memory management or the embedded linux have a low efficiency when page fault is occurred to get a data from I/O device. Because a data is moving from the swap device to main memory. This paper suggests virtual memory compression algorithm for improving in virtual memory management and capacity of space. In this paper, we present a way to performance implement a virtual memory compression system that achieves significant improvement for the embedded system.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.285-285
• /
• 2011

최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력의 증가 등이 문제되고 있다. 대표적인 휘발성 메모리인 dynammic random access memory (DRAM)의 경우, 소자의 집적화가 진행됨에 따라 저장되는 정보의 양을 유지하기 위해 캐패시터영역의 복잡한 공정을 요구하게 된다. 하나의 캐패시터와 하나의 트랜지스터로 이루어진 기존의 DRAM과 달리, single transistor (1T) DRAM은 silicon-on-insulator (SOI) 기술을 기반으로 하여, 하나의 트랜지스터로 DRAM 동작을 구현한다. 이러한 구조적인 이점 이외에도, 우수한 전기적 절연 특성과 기생 정전용량 및 소비 전력의 감소 등의 장점을 가지고 있다. 또한 strained-Si 층을 적용한 strained-Silicon-On-Insulator (sSOI) 기술을 이용하여, 전기적 특성 및 메모리 특성의 향상을 기대 할 수 있다. 본 연구에서는 sSOI 기판위에 1T-DRAM을 구현하였으며, impact ionization과 gate induced-drain-leakage (GIDL) 전류에 의한 메모리 구동 방법을 통해 sSOI 1T-DRAM의 메모리 특성을 평가하였다. 그 결과 strain 효과에 의한 전기적 특성의 향상을 확인하였으며, GIDL 전류를 이용한 메모리 구동 방법을 사용했을 경우 낮은 소비 전력과 개선된 메모리 윈도우를 확인하였다.

• Journal of Satellite, Information and Communications
• /
• v.12 no.4
• /
• pp.115-119
• /
• 2017

Intermodulation distortion degrades the S/N(signal-to-noise) of the original signal and also affects the adjacent channels. Intermodulation distortion is mainly caused by the nonlinear characteristics of the power amplifier. If the power amplifier with nonlinear characteristics has a memory effect, the intermodulation distortions occurred in the power amplifier are generated in various and complex forms. The predistorter is used as a way to improve intermodulation distortions. In order to efficiently utilize the performance of the predistorter, the memory effect of the power amplifier must be reduced. In this paper, we describe the design method of bias circuit to reduce the memory effect in power amplifiers. To reduce the memory effect, the bias circuit must have a high impedance for the signal and a low impedance for the envelope(modulating signal) and the second harmonic component of the signal. To verify the performance of the bias circuit designed considering the memory effect, a power amplifier operating at 170 ~ 220MHz was designed and implemented. The designed bias circuit has a large impedance in the operating frequency band and low impedance in the envelope signal and the second harmonic of the signal. As a result of the performance measurement, it was found that the asymmetric intermodulation distortion component is improved by 3.7dB.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.49 no.1
• /
• pp.47-52
• /
• 2012

A power amplifier is one of important factors for basestation's efficiency and the researches for efficency enhancement focus Doherty amplifier structure with GaN power devices in these days. A memory effect of Doherty amplifier affect operation characteristics for linearity and efficiency. This paper reports on electrothermal nonlinearity modeling and compensation for GaN Doherty amplifier's distortion. Also this paper reports on the dynamic expression of the instantaneous junction temperature as a function of the instantaneous dissipated power. We design distortion model for GaN Doherty amplifier and predistortion compensator for electrothermal memory effect from the proposed behavior model parameters. The simulations was evaluated by ADS Tools and GaN Doherty amplifier with 37dBm. The GaN Doherty amplifier with compensator enhanced about 16dB than without electrothemal memory effect compensator in 2-tone output spectrum.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.12
• /
• pp.85-92
• /
• 2007

With the development of the memory design and process technology, the production of high-density memory has become a large scale industry. Since these memories require complicated designs and accurate manufacturing processes, It is possible to exist more defects. Therefore, in order to analyze the defects, repair them and fix the problems in the manufacturing process, memory repair using BISR(Built-In Self-Repair) circuit is recently focused. This paper presents an efficient memory BISR architecture that uses spare memories effectively. The proposed BISR architecture utilizes the additional storage space named 'sign bit' for the repair of memories. This shows the better performance compared with the previous works.