• Journal of the Korea Society of Computer and Information
• /
• v.18 no.10
• /
• pp.13-21
• /
• 2013

Recently, although the number of cores on a chip multi-processor increases, multi-programming or multi-threaded programming techniques to utilize the whole cores are still insufficient. Therefore, there inevitably exist some idle cores which are not working. This results in a waste of the caches, so-called idle caches which are dedicated to those idle cores. In this research, we propose amethodology to exploit idle caches effectively as victimcaches of on-chip memory resource. In simulation results, we have achieved 19.4%and 10.2%IPC improvement in 4-core and 16-core respectively, compared to previous technique.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.10b
• /
• pp.1463-1466
• /
• 2001

본 논문은 ISDN 통신망에서 멀티미디어 통신 서비스를 제공하기 위해 단말에 사용되는 ISDN 시스템 칩 설계 및 단말 구현에 관한 것이다. 저가의 통신 단말을 구현하기 위하여 32 비트 RISC 프로세서인 ARM7 프로세서 코어를 중심으로 ISDNS S/T 인터페이스를 통한 통신망 접속 기능, 톤 발생 및 음성 코덱 기능, TDM 버스 정합 기능, PC 정합 기능을 가지는 ISDN 시스템 칩을 설계 및 개발하였고, 이 칩을 시험하기 위한 시험 프로그램 및 통신 단말 소프트웨어를 개발하였으며, 응용단말을 구현하여 자체 기능 시험 및 실제 망 접속 시험을 통하여 기능을 검증하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2002.05a
• /
• pp.96-99
• /
• 2002

This paper describes the implementation of a SoC(system on a Chip) for a mult communication terminal in ISDN network and also reviews the developed software struct service procedures which are working on the SoC. And finally this paper descr： of an ISDN terminal equipment using the implemented SoC and terminal software.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2012.05a
• /
• pp.323-324
• /
• 2012

본 논문에서는 효과적인 시스템 온 칩을 구성하는 방법을 제안하였다. 제안한 방법은 이전의 방법에 비해 좀 더 콤팩트하고 효과적이었으며, 높은 수행시뮬레이션을 요구하며 하드웨어/소프트웨어 통합설계 툴을 사용하여 규격화된 적절함을 요구하였다. 시스템 인터페이스처럼 이미 존재하고 있는 부품의 재사용은 지원하지만, 작업 이후에는 단지 하드웨어/소프트웨어 통합설계 툴의 프로그램에 의해 수행되어지는 특성이 있다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.23 no.12
• /
• pp.23-30
• /
• 2009

LEDs are increasingly used for many applications including automotive, aviation, display, transportation and special lighting applications. Generally, the RGB multichip LED luminaire applied to signboard, emotional lighting system and display device and the white LED luminaire applied to general lighting system. white LED spectra for general lighting should be designed for high luminous efficacy as well as good color rendering. This paper describes characteristics of LED luminaire white LED and RGB multichip LED. Two type of LED luminaire prototype used experiment physical, electrical and optic test and performance analyzed. RGB multi-chip and phosphor-type white LED luminaire were analyzed by experiment on their color characteristics and luminous efficacy of radiation, distribution curve, and electrical characteristics. Research work is in progress to develop an improved performance for optic and electrical works well for two type of LED luminaires.

• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.405-410
• /
• 2008

성능 / 에너지를 강조하는 현재의 멀티코어 추세에서 임베디드 시스템에 사용되는 대부분의 프로세서들은 단일 프로세서와 메모리를 버스 형태로 연결하여 구현하였다. 하지만 칩 내부의 프로세서 코어 수가 증가 하게 되면, 기존 버스 형태의 구조는 제한된 대역폭으로 인하여 확장성이 제약된다. 본 논문에서는 멀티코어 프로세서에서 사용 가능한 기존 연결 망 구조들을 분석하고, 기존 계층적 링 구조에서의 지연 시간 문제를 극복하여 성능을 개선할 수 있는 새로운 이중 광역 계층 링 구조를 제안한다.

• Journal of Korea Multimedia Society
• /
• v.14 no.2
• /
• pp.194-200
• /
• 2011

Recently, RFID(Radio Frequency IDentification) market spread in industry region is entering a phase of stagnation due to cost issue. RFID tag inlay cost has become relatively more expensive due to the recent decrease in chip price. Therefore, a simple and rapid design technique for RFID tag has yet to be implemented to achieve low cost. This paper presents a design technique considering chip impedance for antenna design for improved accuracy and computation time. As a result, it is confirmed that analysis error for resonance ranges within 20MHz and readable range error falls within 1.5m.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.37 no.1
• /
• pp.76-87
• /
• 2000

Multicarrier DS-CDAM is an effective approach to realize wideband CDMA system in a multipath fading channeal. In this paper, we propose a cinvolutionally-coded overlapped multicarrier DS-CDMA system, and show the performance improvement by comparing with conventional multicarrier DS-CDMA system. We consider the case of 50% overlapping with the adjacent subband to utilize the transmission bandwidth more efficiently. In the proposed multicarrier system, each of the rate 1/M convolutionally-encoded symbols is also 1/R repetition coded and transmitted using overlapped multicarriers and we may obtain the coding gain and frequency diversity effect, simultaneously. We also analyze the possibility of reduction in total MUI by considering a raised-cosine wave-shaping filter having a roll-off factor (0< ${\beta}{\le}1$). It will be shown that the proposed system outperforms the multicarrier DS-CDMA system in $^{[3]}$.

• Journal of KIISE:Computer Systems and Theory
• /
• v.35 no.11
• /
• pp.527-539
• /
• 2008

This paper presents a performance estimation technique based on queuing analysis for on-chip bus matrix architectures of Multi-Processor System-on-Chips(MPSoCs). Previous works relying on time-consuming simulation are not able to explore the vast design space to cope with increasing time-to-market pressure. The proposed technique gives accurate estimation results while achieving faster estimation time than cycle -accurate simulation by order of magnitude. We consider the followings for the modeling of practical memory subsystem: (1) the service time with the general distribution instead of the exponential distribution and (2) multiple-outstanding transactions to achieve high performance. The experimental results show that the proposed analysis technique has the accuracy of 94% on average and much shorter runtime ($10^5$ times faster at least) compared to simulation for the various examples: the synthetic traces and real-time application, 4-channel DVR.

• Electronics and Telecommunications Trends
• /
• v.18 no.6 s.84
• /
• pp.19-26
• /
• 2003

다양한 이동통신기기들을 한 시스템에 수렴시킬 수 있는 기술로서 SDR 기술이 각광받고 있다. 본 논문은 W-CDMA 물리계층 업링크의 트래픽 채널을 DSP로 구현하여 베이스밴드 프로세싱 하는 것을 목적으로 한다. 이러한 소프트웨어 모뎀은 초기화, 소스 데이터 발생, 스프레딩, 스크램블링, 출력단 등으로 이루어진다. 기존의 FPGA, ASIC 등으로 구현된 하드웨어 모뎀을 소프트웨어적인 DSP로 구현할 때 생기는 주요 문제들을 고찰하였다. 로드 밸런싱, 동시성과 실시간성, 버퍼 스킴, 멀티 태스킹, 인터럽트 관리, OVSF 및 스크램블링 코드의 복소수 연산 등이다. 전통적인 구조는 FPGA와 DSP 혼합체인데 각각 칩레벨 프로세싱, 심볼 프로세싱을 담당한다. FPGA와 DSP 혼합체 구조를 넘어서 멀티 DSP를 이용한 병렬처리기법, 또는 reconfiguable 칩을 개발해서 칩레벨 및 심볼 프로세싱을 한 번에 할 수 있는 개발제품도 출시되었다.