• Journal of KIISE:Computer Systems and Theory
• /
• v.34 no.8
• /
• pp.337-347
• /
• 2007

An embedded system is called a multi-mode embedded system if it performs multiple applications by dynamically reconfiguring the system functionality. Further, the embedded system is called a multi-mode multi-task embedded system if it additionally supports multiple tasks to be executed in a mode. In this Paper, we address a HW/SW partitioning problem, that is, HW/SW partitioning of multi-mode multi-task embedded applications with timing constraints of tasks. The objective of the optimization problem is to find a minimal total system cost of allocation/mapping of processing resources to functional modules in tasks together with a schedule that satisfies the timing constraints. The key success of solving the problem is closely related to the degree of the amount of utilization of the potential parallelism among the executions of modules. However, due to an inherently excessively large search space of the parallelism, and to make the task of schedulabilty analysis easy, the prior HW/SW partitioning methods have not been able to fully exploit the potential parallel execution of modules. To overcome the limitation, we propose a set of comprehensive HW/SW partitioning techniques which solve the three subproblems of the partitioning problem simultaneously: (1) allocation of processing resources, (2) mapping the processing resources to the modules in tasks, and (3) determining an execution schedule of modules. Specifically, based on a precise measurement on the parallel execution and schedulability of modules, we develop a stepwise refinement partitioning technique for single-mode multi-task applications. The proposed techniques is then extended to solve the HW/SW partitioning problem of multi-mode multi-task applications. From experiments with a set of real-life applications, it is shown that the proposed techniques are able to reduce the implementation cost by 19.0% and 17.0% for single- and multi-mode multi-task applications over that by the conventional method, respectively.

• The Journal of Internal Korean Medicine
• /
• v.25 no.4
• /
• pp.18-24
• /
• 2004

연구배경 : 플라스미노겐 활성 억제인자-1 (plasminogen activator inhibitor-1; PAI-1)은 허혈성 뇌경색의 발생의 원인이 되는 섬유소 용해작용의 저하를 매개하는 인자로서, PAI-1의 작용이 촉진되면 섬유소 용해기능이 저하되어 관상동맥 및 뇌혈관질환의 발생을 증가시키게 된다. PAI-1 유전자의 촉진자(promoter) 영역에는 -675 4G/5G (4G/5G)와A -844G (A/G)의 두 개의 유전자 다형성이 존재하며, 이는 PAI-1의 유전자 전사과정에 영향을 미쳐 혈청 PAI-1의 농도를 증가시키고 결과적으로 허혈성 뇌경색의 발생확률을 높이는 작용을 하게 된다. 연구방법 : 허혈성 뇌경색으로 진단 받은 167명의 환자와 173명의 건강인의 말초혈액에서 DNA를 분리한 후 PAI-1의 4G/5G와 A/G 유전자 다형성에 대한 연쇄중합반응 및 제한효소 절편길이 다형성 (polymerase chain reaction-restriction fragment length polymorphism; PCR-RFLP) 방법을 이용하여 허혈성 뇌경색 발생과 유전자 다형성과의 관계를 비교 분석하였다. 결과 : 허혈성 뇌경색 환자에서의 4G/4G의 유전자형의 빈도는 15.0%으로 정상 대조군의 33.5%에 비해 현저하게 낮게 나타났다 (P < 0.0001). 각각의 유전자형과 허혈성 뇌경색의 발생 위험도 (odd ratio ; OR)와의 관계를 분석했을 때 4G/4G 유전자형을 가질 경우 위험도는 0.35배로 현저하게 낮아졌으며, (P < 0.0001), 5G/5G 유전자형을 가질 경우 위험도는 4.49배 로 현저하게 높아졌다 (P < 0.0001). 그러나, A/G 유전자 다형성과 허혈성 뇌경색의 발생과는 유의한 연관성을 발견하지 못하였다. 결론 : 이상의 결과로 볼 때 PAI-1 유전자의 4G/4G 유전자형은 허혈성 뇌경색의 발생 비율을 감소시키는 작용을 하는 것으로 여겨진다.