• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.19 no.3
• /
• pp.575-580
• /
• 2015

Asymmetric double gate(DG) MOSFET is a novel transistor to be able to reduce the short channel effects. This paper has analyzed a off current for conduction path of asymmetric DGMOSFET. The conduction path is a average distance from top gate the movement of carrier in channel happens, and a factor to change for oxide thickness of asymmetric DGMOSFET to be able to fabricate differently top and bottom gate oxide thickness, and influenced on off current for top gate voltage. As the conduction path is obtained and off current is calculated for top gate voltage, it is analyzed how conduction path influences on off current with parameters of oxide thickness and channel length. The analytical potential distribution of series form is derived from Poisson's equation to obtain off current. As a result, off current is greatly changed for conduction path, and we know threshold voltage and subthreshold swing are changed for this reasons.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.2
• /
• pp.348-354
• /
• 2009

It has analyzed that the device degradation by NBTI (Negative Bias Temperature Instability) stress induced the increase of gate-induced-drain-leakage(GIDL) current for p-MOSFETs. It is shown that the degradation magnitude, as well as its time, temperature, and field dependence, is govern by interface traps density at the silicon/oxide interface. from the relation between the variation of threshold voltage and subthreshold slope, it has been found that the dominant mechanism for device degradation is the interface state generation. From the GIDL measurement results, we confined that the EHP generation in interface state due to NBTI stress led to the increase of GIDL current. Therefore, one should take care of the increased GIDL current after NBTI stress in the ultra-thin gate oxide device. Also, the simultaneous consideration of reliability characteristics and dc device performance is highly necessary in the stress engineering of nanoscale CMOSFETs.

• Journal of the Institute of Electronics Engineers of Korea TE
• /
• v.39 no.4
• /
• pp.335-340
• /
• 2002

In this paper, the stress induced leakage currents of thin silicon oxides is investigated in the ULSI implementation with nano structure transistors. The stress and transient currents associated with the on and off time of applied voltage were used to measure the distribution of high voltage stress induced traps in thin silicon oxide films. The stress and transient currents were due to the charging and discharging of traps generated by high stress voltage in the silicon oxides. The transient current was caused by the tunnel charging and discharging of the stress generated traps nearby two interfaces. The stress induced leakage current will affect data retention in electrically erasable programmable read only memories. The oxide current for the thickness dependence of stress current, transient current, and stress induced leakage currents has been measured in oxides with thicknesses between 113.4${\AA}$ and 814${\AA}$, which have the gate area $10^3cm^2$. The stress induced leakage currents will affect data retention and the stress current, transient current is used to estimate to fundamental limitations on oxide thicknesses.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.20 no.4
• /
• pp.805-810
• /
• 2016

The dependence of drain induced barrier lowering(DIBL) is analyzed for doping concentration in channel of asymmetric double gate(DG) MOSFET. The DIBL, the important short channel effect, is described as lowering of source barrier height by drain voltage. The analytical potential distribution is derived from Poisson's equation to analyze the DIBL, and the DIBL is observed according to top/bottom gate oxide thickness and bottom gate voltage as well as channel doping concentration. As a results, the DIBL is significantly influenced by channel doping concentration. DIBL is significantly increased by doping concentration if channel length becomes under 25 nm. The deviation of DIBL is increasing with increase of oxide thickness. Top and bottom gate oxide thicknesses have relation of an inverse proportion to sustain constant DIBL regardless channel doping concentration. We also know the deviation of DIBL for doping concentration is changed according to bottom gate voltage.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.279-279
• /
• 2011

나노 입자를 이용한 비휘발성 메모리 소자의 전기적 특성 향상을 위하여 일함수가 Si 보다 큰 금속, 금속산화물, 금속 실리사이드 나노입자를 이용한 다양한 형태의 메모리 구조가 제안되어져 왔다.[1] 특히 이와 같은 나노 부유 게이트 구조에서 터널 절연막의 구조를 소자의 동작 속도를 결정하는데 이는 터널링 되어 주입되는 전자의 확률에 의존하기 때문이다. 양자 우물에 국한된 전하가 누설되지 않으면서 주입되는 전자의 터널링 확률을 증가시키기 위하여, dielectric constant 와 barrier height를 고려한 다양한 구조의 터널 절연막의 형태가 제안 되었다.[2-3] 특히 낮은 전계에서도 높은 터널링 확률은 메모리 소자의 동작 속도를 향상시킬 수 있다. 본 연구에서는 n형 Si 기판위에 Si3N4 및 HfAlO를 각각 1.5 nm 및 3 nm 로 atomic layer deposition 방법으로 증착하였으며 3~5 nm 지름을 가지는 $TiSi_2$ 및 $WSi_2$ 나노 입자를 형성한 후 컨트롤 절연막인 $SiO_2$를 ultra-high vacuum sputtering을 사용하여 20 nm 두께로 형성 하였다. 마지막으로 $200{\mu}m$ 지름을 가지는 Al 전극을 200 nm 두께로 형성하여 나노 부유 게이트 커패시터를 제작하였다. 제작된 소자는 Agilent E4980A precision LCR meter 및 HP 4156A precision semiconductor parameter analyzer 를 사용하여 전기용량-전압 및 전류-전압 특성분석을 하여 전하저장 특성 및 제작된 소자의 터널링 특성을 확인 하여 본 연구를 통하여 제작된 나노 부유 게이트 커패시터 구조가 메모리 소자응용이 가능함을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.280-281
• /
• 2012

차세대 디스플레이에서 3차원 감성 터치 또는 플렉시블 기판 등에 사용되고 있는 ITO(Tin-doped Indium Oxide) 박막은 고 해상도 및 소자 효율 향상을 위해 전 가시광 영역에서 높은 투과율이 요구되고 있다. 일반적으로 ITO 박막은 두께 감소에 따라 빛의 두께 산란 없이 전 가시광 영역에서 높은 투과율을 가지는 반면, 두께가 감소할수록 박막 성장 시 비정질 기판의 영향을 크게 받아 박막 결정성 감소와 더불어 전기전도성이 감소되는 경향을 보인다. 특히, 매우 얇은 두께에서의 ITO 박막 물성은 초기 박막 핵 생성 및 성장과 증착 공정 중에 발생하는 고 에너지 입자(산소 음이온, 반사 중성 아르곤 등)의 박막 손상에 대한 영향을 크게 받을 뿐만 아니라 ITO 박막 내의 SnO2 도핑함량에도 매우 의존한다. 따라서, 매우 얇은 두께에서 높은 투과율과 뛰어난 전기전도성을 동시에 가지는 고품질 ITO 초박막 제조를 위해서는 박막 초기 핵 성장 제어기술 및 SnO2 함량에 따른 ITO 초박막의 전기적, 광학적 거동에 관한 연구가 필요하다. 본 연구에서는 다양한 SnO2 함량에서 고품질의 ITO 초박막을 DC/RF 중첩형 마그네트론 스퍼터링법을 이용하여 박막 증착 중에 발생하는 고에너지 입자의 기판충격으로 인한 박막손상을 최소화하여 증착된 박막의 전기적, 광학적 특성 및 미세구조를 관찰하였다. 그리고 전체파워에서 RF/(RF+DC) 비율을 제어하여 증착한 ITO 초박막의 물성을 최적화 하였으며, 상온 및 결정화 온도 이상에서 다양한 SnO2 함량을 가진 ITO 박막을 두께(150 nm, 25 nm)에서 각각 증착하여 전기적, 광학적 거동 및 XRD를 통한 박막의 미세구조 변화를 비교 분석하였다. 그리고 증착된 모든 ITO 초박막에서 가시광 투과율은 빛의 두께 산란 없는 높은 투과율(>85 %) 을 보이는 것을 확인 할 수 있었다. 증착된 ITO 박막의 전기적 특성 및 미세구조는 RF/(DC+RF)비율 50%에서 최적임을 확인하였다. 이는 RF/(DC+RF) 비율 증가에 따른 캐소드 전압 최적화로 박막의 초기 핵 성장 과정에서 기판상의 고에너지 입자로 인한 박막 손상의 감소 및 리스퍼터 되는 산소량을 최적화 시키고, 이는 박막의 결정성 향상으로 이어져, 박막내의 결함 밀도 감소 및 SnO2 고용 효율을 증가시켜 전기전도성 향상에 기인하였다고 판단된다. 또한, 증착된 ITO 초박막은 SnO2 함량 변화에 따라 박막의 결정성 및 전기적 특성에서 미세한 변화를 보였다. 이러한 ITO 박막의 물성변화는 박막 두께 감소에 따른 결정성 감소와 함께 SnO2의 고용 한계 변화로 인한 것으로 판단된다. 또한, RF/(DC+RF) 비율의 증가에 따른 ITO 초박막의 전기적, 광학적 및 미세구조는 Vp-Vf의 변화와 관련하여 설명되어 진다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.19 no.6
• /
• pp.1399-1404
• /
• 2015

This paper analyzed the phenomenon of drain induced barrier lowering(DIBL) for the ratio of channel length vs. thickness of asymmetric double gate(DG) MOSFET. DIBL, the important secondary effect, is occurred for short channel MOSFET in which drain voltage influences on potential barrier height of source, and significantly affects on transistor characteristics such as threshold voltage movement. The series potential distribution is derived from Poisson's equation to analyze DIBL, and threshold voltage is defined by top gate voltage of asymmetric DGMOSFET in case the off current is 10^-7 A/m. Since asymmetric DGMOSFET has the advantage that channel length and channel thickness can significantly minimize, and short channel effects reduce, DIBL is investigated for the ratio of channel length vs. thickness in this study. As a results, DIBL is greatly influenced by the ratio of channel length vs. thickness. We also know DIBL is greatly changed for bottom gate voltage, top/bottom gate oxide thickness and channel doping concentration.

• Proceeding of EDISON Challenge
• /
• 2017.03a
• /
• pp.703-707
• /
• 2017

배아줄기세포 유래 심근세포는 심근경색 등으로 심장이 제 기능을 다 하지 못할 때 치료적 목적으로 주사하여 환자의 심기능을 정상화 시키는 데에 쓰인다. 배아줄기세포 유래 심근세포는 페이스메이커 활동을 보이면서 막전압 고정상태에서도 주기적인 일과성 내향전류를 보이는 특징을 갖고 있다. 본 연구는 기존에 발표된 배아줄기세포 유래 심근세포의 시뮬레이션 모델을 이용하여 어떻게 하여 페이스메이커 활동이 나타나는지 그 기전을 밝히고자 하였다. 세포내 모든 이온을 고정하였을 때 모델 세포는 여전히 페이스메이커 활동을 보였다. 근장그물내 칼슘 이온을 고정하였을 때도 모델 세포는 페이스메이커 활동을 보였다. 그러나 Na-Ca 교환 전류를 차단하였을 때는 모델 세포의 페이스메이커 활동이 사라졌는데, 여기서 L-type $Ca^{2+}$ 전류의 칼슘 의존성 비활성화 기전을 제거하자 페이스메이커 활동이 지속되었다. 또한 Na-Ca 교환전류와 L-type $Ca^{2+}$ 전류만으로는 페이스메이커 활동이 보이지 않았으나 L-type $Ca^{2+}$ 전류의 크기를 3배로 증가시키자 페이스메이커 활동이 다시 나타남을 확인하였다. 따라서, 배아줄기세포 유래 심근세포의 페이스메이커 활동은 Na-Ca 교환전류와 L-type $Ca^{2+}$ 전류의 역할이 매우 중요하며, Na-Ca 교환전류는 L-type $Ca^{2+}$ 전류가 비활성화되지 않도록 칼슘 이온의 농도를 조절하는 데에 큰 역할을 하는 것으로 결론을 내렸다.

• Proceeding of EDISON Challenge
• /
• 2017.03a
• /
• pp.698-702
• /
• 2017

배아줄기세포 유래 심근세포는 심근경색 등으로 심장이 제 기능을 다 하지 못할 때 치료적 목적으로 주사하여 환자의 심기능을 정상화 시키는 데에 쓰인다. 배아줄기세포 유래 심근세포는 페이스메이커 활동을 보이면서 막전압 고정상태에서도 주기적인 일과성 내향전류를 보이는 특징을 갖고 있다. 본 연구는 기존에 발표된 배아줄기세포 유래 심근세포의 시뮬레이션 모델을 이용하여 어떻게 하여 페이스메이커 활동이 나타나는지 그 기전을 밝히고자 하였다. 세포내 모든 이온을 고정하였을 때 모델 세포는 여전히 페이스메이커 활동을 보였다. 근장그물내 칼슘 이온을 고정하였을 때도 모델 세포는 페이스메이커 활동을 보였다. 그러나 Na-Ca 교환 전류를 차단하였을 때는 모델 세포의 페이스메이커 활동이 사라졌는데, 여기서 L-type $Ca^{2+}$ 전류의 칼슘 의존성 비활성화 기전을 제거하자 페이스메이커 활동이 지속되었다. 또한 Na-Ca 교환전류와 L-type $Ca^{2+}$ 전류만으로는 페이스메이커 활동이 보이지 않았으나 L-type $Ca^{2+}$ 전류의 크기를 3배로 증가시키자 페이스메이커 활동이 다시 나타남을 확인하였다. 따라서, 배아줄기세포 유래 심근세포의 페이스메이커 활동은 Na-Ca 교환전류와 L-type $Ca^{2+}$ 전류의 역할이 매우 중요하며, Na-Ca 교환전류는 L-type $Ca^{2+}$ 전류가 비활성화되지 않도록 칼슘 이온의 농도를 조절하는 데에 큰 역할을 하는 것으로 결론을 내렸다.

• Journal of the Korean Vacuum Society
• /
• v.10 no.1
• /
• pp.112-118
• /
• 2001

Magnetic field is commonly used in low temperature processing plasmas to enhance the performance of the plasma reactors. E$\times$B magnetron or surface multipole configuration is the most popular. However, the properties of capacitively coupled rf plasma confined by axial static magnetic field have rarely been studied. With these background, the effect of magnetic field on the characteristics of capacitively coupled 13.56 MHz/40 KHz argon plasma was studied, Ion saturation current, electron temperature and plasma potential were measured by Langmuir probe and emissive probe. At low pressure region (~10 mTorr), ion current increases by a factor of 3-4 due to reduction of diffusion loss of charged particles to the wall. Electron temperature slightly increases with magnetic field for 13.56 MHz discharge. However, for 40 KHz discharge, electron temperature decreased from 1.8 eV to 0.8 eV with magnetic field. It was observed that the magnetic field induces large temporal variation of the plasma potential. Particle in cell simulation was performed to examine the behaviors of the space potential. Experimental and simulation results agreed qualitatively.