• Proceedings of the Korea Contents Association Conference
• /
• 2010.05a
• /
• pp.272-273
• /
• 2010

The method of interrupt control is attempted to recognize the button-pushed result from a keyboard scan through control of 30ms appropriate period instead of key scan control method for a microprocessor system. This experimental study shows the reduced processing load of a microprocessor and prevention of the error by an algorithm when the keyboard buttons are both pushed at the same time as we recognize the result of a keyboard scanning by an interrupt method. In addition, an algorithm is provided to recognize the result of scanning by C programming as the keyboard button of a microprocessor system is pushed.

• KIPE Magazine
• /
• v.9 no.2
• /
• pp.23-25
• /
• 2004

1980년대 초반까지 대부분의 제어기는 아날로그 형태로 구성되어 복잡한 연산을 수행하기에는 많은 제약이 있었으나, 1980년대 초반부터 일반에게 소개되기 시작한 마이크로프로세서는 과거 불가능하다고 여겨졌던 연산을 현실화하는 계기를 마련하였다. 초기에는 8비트 혹은 16비트 형태의 마이크로프로세서가 주류를 이루었으나. 컴퓨터 및 반도체 분야의 눈부신 발달에 힘입어 80년대 중반에는 32비트 고성능 Digital Signal Processor(DSP)가 출현하게 된다.(중략)

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2012.01a
• /
• pp.237-238
• /
• 2012

우리 주변에서 인터넷에 접근할 수 있는 기반시설이 풍부하게 제공 되어 최근 출시되는 많은 가전제품과 전기전자 제품들은 인터넷에 접속하여 웹브라우저나 휴대폰을 이용하여 원격으로 감시하고 제어할 수 있다. 그러나 기존의 제품들은 대부분 인터넷 인터페이스가 없기 때문에 네트워크에 접속할 수 없어 불편함이 많았다. 따라서 본문에서는 주변의 가전제품 및 전기용품들을 스마트폰으로 감시하고 제어할 수 있는 인터넷 전원 콘센트를 위한 안드로이드 기반 스마트폰 애플리케이션을 설계하고 구현하였다. 본 논문에서 사용한 인터넷 전원콘센트 제어기는 위즈넷사에서 개발한 하드웨어 TCP/IP 프로세서인 W5300을 사용하여 AVR 마이크로프로세서로 운영 가능한 인터넷 인터페이스를 설계하고 구현한다. 하드웨어 TCP/IP 프로세서를 사용하여 이더넷 인터페이스를 구현하면 소형의 8비트 마이크로프로세서로 완전한 TCP/IP 스택의 구현이 가능하여 개발제품의 가격 경쟁력과 소형화에 기여할 수 있다.

• 전기의세계
• /
• v.34 no.3
• /
• pp.175-182
• /
• 1985

이상에서 직류전동기와 유도전동기에서 속도 및 토오크에 변화를 주지않고 효율을 향상시키는 원리를 말하고 이를 실현할 수 있는 계통을 구성한 다음 마이크로세서에 의하여 제어하는 방법에 대하연 언급하였다. 이러한 방법에 의하면 고려할만한 크기의 효율향상을 달성할 수 있을 뿐만 아니라 속도제어도 가능하다. 앞으로 주요 부품들의 국산화가 이루어지고 전동기제어용의 마이크로프로세서가 규격화되어 생산되면, 전동기를 고효율을 운전하기 위한 제어계통의 제작 및 설치비용이 대폭 낮아질 것으로 예상되므로 제작 및 설치비용이 대폭 낮아질 것으로 예상되므로 여러 산업체에서 다방면에 사용되는 전동기설비에서 많은 전력을 절약할 수 있을 뿐만 아니라 경제성도 높아딜 것이다. 그동안 눈부신 발전을 하여온 전력전자분야는 이제 마이크로프로세서의 효과적인 응용에 의하여 단순히 속도나 전류를 제어하는 것이 아니라 효율, 고조과, 역률등을 제어할 수 있는 영역으로까지 확대되었다. 앞으로 새로운 제어이론의 도입과 새로운 전력회로 및 제어알고리즘의 개발을 통하여 전력전자분야에 새로운 발전이 이룩될 것을 기대해 본다.

• Proceedings of the KIEE Conference
• /
• 2006.07d
• /
• pp.1897-1898
• /
• 2006

과거에는 하나의 제어시스템을 구축하기 위해서는 여러 개의 주변소자를 접목시켜서 구현해 왔다. 하지만 근래에 들어서 소형화, 간략화를 통해 계속해서 원 칩 마이크로프로세서의 사용이 늘고 있는 실정이다. 본 논문에서는 고성능의 원 칩 마이크로프로세서 및 Digital Signal Processor인 TMS320F2812를 이용하여 구동회로를 간략화 하여 3상모터 구동시스템을 구성하고 PI제어 알고리즘을 이용하여 3상 유도전동기의 속도제어 시스템을 구현하였다.

• Journal of the KSME
• /
• v.22 no.4
• /
• pp.281-288
• /
• 1982

제품의 고급화, 정밀화, 생산성의 행상, 그리고 원가절감이 요구되는 요즈음 컴퓨터를 이용한 온라인 계측, 데이타처리 그리고 제어가 기계공학에서 차지하는 중요성이 점점 더 크게 인식되고 있다. 더욱 동력비와 연료비가 계속 상승하고 있기 때문에 건물에너지시스템, 화학공정시스템과 기타 에너지사용시스템의 온라인 모니터링(on-line moritiring)과 최적제어(에너지 사용비절감)을 위한)가 어느 때 보다도 중요성이 고조되고 있다. 본 해설을 통해서 마이크로프로세서 응용의 중요성과 일반적 방법을 잠시 생각해 보고자 한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• v.9 no.2
• /
• pp.820-822
• /
• 2005

We have designed a 32-bit microprocessor with fixed point digital signal processing functionality. This processor, combines both general-purpose microprocessor and digital signal processor functionality using the reduced instruction set computer design principles. It has functional units for arithmetic operation, digital signal processing and memory access. They operate in parallel in order to remove stall cycles after DSP or load/store instructions, which usually need one or more issue latency cycles in addition to the first issue cycle. High performance was achieved with these parallel functional units while adopting a sophisticated five-stage pipeline stucture.

• Proceedings of the KIEE Conference
• /
• 2001.07d
• /
• pp.2228-2230
• /
• 2001

TCP/IP 프로토콜을 사용하여 서버와 클라이언트를 연결하고 서버는 무선랜을 이용하여 여러 개의 디바이스를 제어할 수 있는 분산제어시스템을 구현했다. 디바이스의 제어 명령과 모니터링을 하는 클라이언트는 LAN을 통하여 서버에 접속한 후 디바이스 제어 명령을 서버에 전달한다. 서버는 디바이스 제어 명령을 수신한 후 실제 데이터만을 골라내어 디바이스가 받아들일 수 있는 데이터 형식으로 변환하여 RF 모듈을 통해 디바이스에 전달한다. 서버로부터 데이터를 수신한 디바이스는 제어명령을 실행한 후 센서는 디바이스의 상태를 체크하여 RF모듈을 통하여 서버에 전달한다. 다시 서버는 디바이스의 상태를 클라이언트가 받아들일 수 있는 데이터형식으로 변환하여 전달하고 클라이언트는 서버로부터 데이터를 수신하여 디바이스의 상태를 모니터링 한다. 각각의 디바이스는 자신만의 마이크로 프로세서를 가짐으로서 서버로부터 간단한 명령을 받아 각 프로세서가 스스로 판단하고 동작을 하게 된다. 서버와의 연결이 끊어질 경우 마이크로프로세서에 마지막 들어온 제어명령의 상태를 유지한다. 이 논문은 인터넷을 이용한 무선장치의 제어할 수 있는 안정된 시스템의 구현방법을 제시하며 서로 다른 프로토콜을 연결시키기 위하여 데이터의 구조를 변환시키고 여러 개의 디바이스가 안정된 동작을 도록 하는 방법을 제안했다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.4 no.1
• /
• pp.283-288
• /
• 2000

This paper proposes a novel Pulse Width Modulation (PWM) method for microprocessor implementation of full-bridge PWM inverters. In the method, the period of unipolar full-bridge inverters is divided equally into the frequency modulation ratio and the reference fundamental amplitude and the inverter output fundamental amplitude are compared. Using this method, the turn-on time computation of each interval is very favored for the microprocessor implementation. The harmonic analysis shows that the harmonics can be ignored when the modulation ratio is enough large. The simulation and experimental results show the effectiveness of the proposed algorithms.

• Journal of KIISE:Computer Systems and Theory
• /
• v.35 no.12
• /
• pp.540-551
• /
• 2008

Today's microprocessor designs are not free from temperature as well as power consumption. As processor technology scales down, an on-chip circuitry increases power density, which incurs excessive temperature (hotspot) problem. To tackle thermal problems cost-effectively, Dynamic Thermal Management (DTM) has been suggested: DTM techniques have benefits of thermal reliability and cooling cost. However, they require trade-off between thermal control and performance loss. This paper proposes a dual integer register file structure to minimize the performance degradation due to DTM invocations. In on-chip thermal control, the most important functional unit is an integer register file. It is the hotspot unit because of frequent read and write data accesses. The proposed dual integer register file migrates read data accesses by adding an extra register file, thus reduces per-unit dynamic power dissipation. As a result, the proposed structure completely eliminates localized hotspots in the integer register file, resulting in much less performance degradation by average 13.35% (maximum 18%) improvement compared to the conventional DTM architecture.