• Journal of KIISE:Computing Practices and Letters
• /
• v.16 no.2
• /
• pp.212-216
• /
• 2010

Dynamic Thermal Management (DTM) degrades the processor performance for lowering temperature. For this reason, reducing the peak temperature on microprocessors can improve the performance by reducing the performance loss due to DTM. In this study, we analyze various unit selection techniques for computation migration. According to our simulation results, dynamic computation migration based on the thermal difference between the units shows best performance among compared models.

• Journal of Korea Multimedia Society
• /
• v.3 no.2
• /
• pp.192-200
• /
• 2000

8 bit and 16 bit microprocessors are widely used in the small sited control machine. The embedded microprocessors which is integrated on a single chip with the memory and I/O circuit must have simple hardware circuit and high code density. This paper proposes a 16 bit high code density EISC(Extendable Instruction Set Computer) microprocessor. SE1608 has 8 general purpose registers and 16 bit fixed length instruction set which has the short length offset and small immediate operand. By using an extend register and extend flag, the offset and immediate operand in instruction could be extended. SE1608 is implemented with 12,000 gate FPGA and all of its functions have been tested and verified at 8MHz. And the cross assembler, the cross C/C++compiler and the instruction simulator of the SE1608 have been designed and verified. This paper also proves that the code density$.$ of SE1608 shows 140% and 115% higher code density than 16 bit microprocessor H-8300 and MN10200 respectively, which is much higher than traditional microprocessors. As a consequence, the SE1608 is suitable for the embedded microprocessor since it requires less program memory to any other ones, and simple hardware circuit.

• Journal of Korea Society of Industrial Information Systems
• /
• v.3 no.1
• /
• pp.175-181
• /
• 1998

비트 슬라이스 소자들은 이용하여 마이크로프로세서를 설계할 때 마이크로프로그램 제어 방식이 효과적이다. 이 때 설계자는 효과적이고 경제적인 마이크로프로그램 개발 환경을 한다. 마이크로프로그래밍 시간과 비용을 줄이기 위한 체계적인 마이크로프로그램 개발 환경을 마련하기 위해서 ,본 논문에서는 마이크로코드를 생성하는 마이크로명령어 정의어를 제안하였다.

• Journal of the KSME
• /
• v.24 no.2
• /
• pp.99-105
• /
• 1984

마이크로 컴퓨터는 산업적으로 대형기기와 사람을 연결해 주어 생산정보, 설계정보등의 처리 및 생산공정상의 공정제어장치의 중추적 역할을 담당하고 있다. 앞으로의 하드웨어(hardware) 소 프트웨어(software)의 경향이 더욱 낮은 가격으로 많은 처리 \ulcorner력을 갖는 추세이므로 이의 적 절한 응용분야를 택하여 개발하면 고도화된 신기술로 생산성이 향상될 것이다. 우리나라에서도 생산성 향상 및 국제 경쟁력 향상을 위해 마이크로 프로세서의 적절한 응용이 불가피하다. 이에 본 해설은 마이크로 프로세서의 기본적 개념과 이의 산업적 응용에 대하여 간단히 서술하고자 한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.10 no.2
• /
• pp.220-223
• /
• 2006

In this paper, we studied about the level controller of optical signal with 40 channels by 4 VOA(Variable Optical Attenuator) with 12 channels. Total 8 microprocessors control 40 chamois for control of optical signal level so that a microprocessor controls 5 channels each. Moreover a microprocessor was added to communicate with outside and transfer instruction to each microprocessor. The output optical signal is measured and VOA is controlled as a result of it. The VOA outputs is inputted into PD(Photo Detector) at once. We could control multi-channel optical signals simply like this.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1999.11a
• /
• pp.543-551
• /
• 1999

본 연구는 광 전송 시스템에 레이저 다이오드의 안정되고 고정된 출력 파장의 광원을 제공하기 위한 것이다. 레이저 다이오드를 구동하기 위하여 안정된 정전류 회로를 설계하려 했으며, 레이저 다이오드 자체의 온도센서와 TEC(Thermo Electric Cooler)를 이용하여 레이저 다이오드 내부의 온도를 제어하는 온도 제어 회로를 구성하였다. 또한 광 출력에 Wavelength Locker를 이용하였다. 최종적으로 이들을 제어하기 위하여 A/D, D/A 컨버터와 마이크로 프로세서를 사용하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.6 s.336
• /
• pp.67-74
• /
• 2005

Crypto-systems have difficulties in designing hardware due to the various standards. We propose a programmable and configurable architecture for cryptography coprocessors to accommodate various crypto-systems. The proposed architecture has a 32 bit I/O interface and internal bus width, and consists of a programmable finite field arithmetic unit, an input/output unit, a register file, and a control unit. The crypto-system is determined by the micro-codes in memory of the control unit, and is configured by programming the micro-codes. The coprocessor has a modular structure so that the arithmetic unit can be replaced if a substitute has an appropriate 32 bit I/O interface. It can be used in many crypto-systems by re-programming the micro-codes for corresponding crypto-system or by replacing operation units. We implement an elliptic curve crypto-processor using the proposed architecture and compare it with other crypto-processors

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.4 no.2
• /
• pp.55-62
• /
• 1990

I본 연구에서는 마이크로프로세서에 의한 3상 전파 제어정류기의 점호각 제어회로를 설계하였다. 제어회로는 8비트 마이크로프로세서, 점호신호 발생 ROM, Presettable카운터, N분주 카운터와 PLL IC 등으로 구성되어 있다. PLL 원리를 이용하여 주파수 체배회로를 구성하였기 때문에 점호각이 넓은 범위의 전원 주파수에서 제어될 수 있고 간단한 제어알고리즘으로 인해 처리시간이 줄어들므로 빠른 응답특성을 가질 수 있었다. 본 연구에서는 기본 동작원리와 회로의 동작 특성에 대하여 설명하였고 좋은 동작 특성을 실험을 통해서 확인하였다. 이러한 동작원리는 싸이클로컨버터, 3상 교류 전압 조정기, dc 서보제어기와 다른 제어 시스템 등에도 적용이 가능할 것으로 생각된다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2012.07a
• /
• pp.413-414
• /
• 2012

우리 주변에서 인터넷에 접근할 수 있는 기반시설이 풍부하게 제공 되어 최근 출시되는 많은 가전제품과 전기전자 제품들은 인터넷에 접속하여 웹브라우저나 휴대폰을 이용하여 원격으로 감시하고 제어할 수 있다. 그러나 기존의 제품들은 대부분 인터넷 인터페이스가 없기 때문에 네트워크에 접속할 수 없어 불편함이 많았다. 따라서 본문에서는 주변의 가전제품 및 전기용품들을 인터넷 환경에서 감시하고 제어할 수 있는 인터넷 전원 콘센트를 위한 임베디드 WEB 제어환경을 설계하고 구현하였다. 본 논문에서 사용한 인터넷 전원 콘센트 제어기는 위즈넷사에서 개발한 하드웨어 TCP/IP 프로세서인 W5300을 사용하여 AVR 마이크로프로세서로 운영 가능한 인터넷 인터페이스를 설계하고 임베디드 WEB 서버를 구현하였다. 하드웨어 TCP/IP 프로세서를 사용하여 이더넷 인터페이스를 구현함으로서 소형의 8비트 마이크로프로세서로 완전한 TCP/IP 스택의 구현이 가능하여 개발제품의 가격 경쟁력과 소형화에 기여할 수 있다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.6
• /
• pp.431-441
• /
• 2003

This paper presents the design of 32 bit microprocessor for a sequence control using a field programmable gate array(FPGA). The microprocessor was designed by a VHDL with top down method, the program memory was separated from the data memory for high speed execution of sequence instructions. Therefore it was possible that sequence instructions could be operated at the same time during the instruction fetch cycle. In order to reduce the instruction decoding time and the interface time of the data memory interface, an instruction code size was implemented by 32 bits. And the real time debug operation was implemented for easeful debugging the designed processor with a single step run, PC break point run, data memory break point run. Also in this designed microprocessor, pulse instructions, step controllers, master controllers, BM and BCD type arithmetic instructions, barrel shift instructions were implemented for sequence logic control. The FPGA was synthesized under a Xilinx's Foundation 4.2i Project Manager using a V600EHQ240 which contains 600,000 gates. Finally simulation and experiment were successfully performed respectively. For showing good performance, the designed microprocessor for the sequence logic control was compared with the H8S/2148 microprocessor which contained many bit instructions for sequence logic control. The designed processor for the sequence logic showed good performance.