• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10b
• /
• pp.407-409
• /
• 1998

루프 몸체를 복제하는 루프 펼침을 외부 루프에 대하여 적용하면, 루프 내포체의 데이터 지역성이 개선된다. 펼침 횟수 증가에 따른 루프 내포체의 데이터 지역성 변화를 예측하였고, 예측 결과를 행렬 곱셈 프로그램에 대하여 실행 시간과 개시 미스 변화를 측정하여 검증하였다. 펼침 횟수는 증가함에 따라, 초반에는 실행 시간과 캐시 미스가 급격히 감소하다 점점 감소폭이 줄어드는 기하급수적 변화를 보였다. 이 결과는 데이터 지역성 개선을 위한 외부 루프 펼침 변환을 적용 할 때, 작은 값(최대 405회)의 펼침으로 프로그램 성능 향상을 기대할 수 있음을 의미한다. 한편, 컴파일러에 의한 루프 펼침을 적용할 때, 불필요하게 많은 펼침 횟수의 펼침 효과에 대하여 분석 할 필요가 없음을 나타낸다

• Journal of KIISE:Software and Applications
• /
• v.29 no.11
• /
• pp.826-836
• /
• 2002

We need an enormous amount of memories for name spaces as well as additional processors if we are to effectively exploit a massively parallelism in nested loops of functional languages such as Id. If there is no sufficient amount of memories enough to exploit that parallelism, the execution of programs can be aborted during the unfolding of loops. Additionally, if loops are overunfolded, compared with the number of processors available, the system performance can be degraded severely due to the overhead of loop unfolding. This paper suggests and analyzes an algorithm which can be used to effectively unfold nested loops of functional languages on multithreaded architectures. This algorithm has a feature to unfold a given nested loop safely and near optimally, considering the system resources of processors and memories available when the loop is to be unfolded.

• Journal of KIISE:Software and Applications
• /
• v.26 no.4
• /
• pp.557-567
• /
• 1999

본 논문은 데이터 캐시를 효과적으로 사용하기 위하여 개발된 원시 프로그램의 루프 변환체제에 대하여 논하고 있다. DIUS로 명명된 이 체계는 외부 루프 펼침을 중심으로 루프 분산, 교환이 선행되고 , 마직막에 스칼라화가 적용되는 변환체계이다. 루프 교환은 회전 공간이 루프 단위로 변형되어 전반적으로 캐시 재사용 기회를 높이지만 일부 배열 참조에 대해서는 오히려 재사용 기회를 감소시킨다. 본 연구에서는 이 문제를 외부 루프 펼침으로 해결하였다. 외부 루프 펼침과 루프 교환을 루프 몸체의 문장들에 선별적으로 적용하기 위하여 루프 분산을 도입하였다. 외부 루프 펼침을 적용하면 배열 참조를 스칼라 참조로 변환하는 스칼라화의 효과가 증대되어 레지스터 사용의 효율성이 높아진다. SPEC CFP95 벤치마크에 대하여 DIUS를 적용한 결과 기하학적 평균으로 속도 향상 1.10을 얻었으며, 특정 프로그램들은 모두 캐시 미스수가 줄어들었음을 확인하였다. 이와 같은 성능향상은사용된 루프 변환기법들이 갖는 캐시와 레지스터의 효율적인 사용에 기인한다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2012.01a
• /
• pp.1-4
• /
• 2012

임베디드 시스템에서 최적화 기술의 성능은 크로스 컴파일러의 성능과 실행상황, 대상 하드웨어의 특징 등에 따라 좌우된다. 본 논문에서는 최적화 기술 중 루프 펼침과 형 변환을 이미지 처리 코드에 적용하여 성능을 측정하였다. 그 결과 기술을 적용하지 않은 성능을 기준으로 55%의 성능향상이 이루어졌다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.11a
• /
• pp.1632-1634
• /
• 2010

고성능 재구성형 어레이 아키텍처는 애플리케이션에 내재된 병렬성을 충분히 활용하도록 풍부한 하드웨어 리소스로 구성되어 있다. 이러한 하드웨어 리소스는 소프트웨어 파이프라이닝 기반 코드할당 기법을 통하여 사용된다. 이러한 코드할당 기법은 기존의 소프트웨어 파이프라이닝 기법에 FPGA 에서의 라우팅 & 위치선정기법이 연결된 형식으로 구성된다. 이러한 기존의 연구들은 데이터 흐름 (data flow)을 단순한 형태로 가정하여 개발되었다. 따라서 루프 코드 펼침 (loop unrolling)에 따라서 발생되는 데이터 복사에 의한 흐름 (copy flow)은 코드 매핑할 때 고려하지 않기 때문에 소프트웨어 파이프라이닝 적용시 네트웍 리소스의 중복사용으로 인한 데이터 충돌문제(data congestion)로 Minimum Initiation Interval (MII)증가에 따르는 성능 저하가 발생할 수 있다. 본 연구에서는 다양한 데이터 복사 흐름까지 고려하도록 데이터 의존도 그래프 (Data Dependence Graph, DDG)를 확장하여 스케쥴링 단계에서 데이터 충돌 지연에 의한 MII 증가를 방지하여 최적의 시스템 성능을 얻도록 코드 할당 기법을 개발하였다.