• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 춘계학술발표논문집 (중)
• /
• pp.1477-1480
• /
• 2003

본 논문에서는 실시간 데이터 및 보안데이터, 영상데이터 통을 전송할 때 잡음으로 인해 발생되는 데이터 오류를 효과적으로 복원하기 위해 오류 정정 능력이 뛰어난 터보코드를 적응하여 신뢰성 있는 영상전송 시스템을 실현하였다. 영상처리 시스템에서는 CCTV, 비디오 카메라 등에서 나오는 NTSC(National Television System Committee) 영상 신호를 비디오 디코더를 통해 A/D 변환하여 출력하였다. 변환된 디지털 영상정보는 두 개의 영상필드로 출력되며 그중 하나의 필드가 선택되는 알고리즘을 EPLD(Erasable Programmable Logic Device) 로직회로로 구성하여 디지털 영상 데이터를 절반으로 줄이는 시스템을 구현하였다. 터보코드의 부호기, 복호기 시스템에서는 실수연산이 가능한 DSP(Digital Signal Processor)를 사용하여 터보코드를 구현하였으며, 터보코드의 성능을 좌우하는 인터리버부분은 블록 인터리버를 적용하여 설계하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 C
• /
• pp.1440-1443
• /
• 1999

This paper proposes fault detection method using a neural network & fuzzy logic on distribution lines. Fault on distribution lines is simulated using EMTP. The pattern of high impedance fault on pebbles, ground and short-circuit fault were take as the learning model. In this paper proposed fault detection method is evaluated on various conditions. The average values after analyzing fault current by FFT of even odd harmonics and fundamental rms were used for the neural network input. Test results were verified the validity of the proposed method

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1998년도 제15회 음성통신 및 신호처리 워크샵(KSCSP 98 15권1호)
• /
• pp.14-22
• /
• 1998

본 연구에서는 Texas instruments 사의 저가형 부동소수점 디지털 신호 처리기인 TMS320C32를 이용하여 실시간 화자종속 음성인식 하드웨어 모듈을 개발하였다. 하드웨어 모듈의구성은 40MHz 의 TMS320C32, 14bit 코덱인 TLC32044, EPROM 과 SRAM 등의 메모리와 호스트 인터페이스를 위한 로직회로로 이루어져 있다. 뿐만 아니라 이 하드웨어 모듈을 PC 상에서 평가해보기 위한 PC 인터페이스용 보드 및 소프트웨어도 개발하였다. 음성인식 알고리즘은 C 및 어셈블리를 이용한 최적화를 통하여 계산속도를 대폭 개선하였다. 현재 인식률은 일반 사무실 환경에서 30단어에 대하여 95% 이상으로 매우 높은 편이며, 특히 배경음악이나 자동차 소음과 같은 잡음환경에서도 잘 동작한다.

• Nuclear Engineering and Technology
• /
• 제27권6호
• /
• pp.894-897
• /
• 1995

원자력 발전소의 안전계통은 요구된 신뢰도를 확보하기 위하여 각 트립 변수(공정계통 및 핵관련 총11개)회로의 센서 및 트립로직으로 구성된 각자의 채널에 대하여 주기적으로 운전중에 운전원에 의해 수동으로 수행하므로 안전계통에 대한 신뢰도를 화보하고 있다. 안전계통에 대한 시험자동화는 컴퓨터에 의해 시험 신호의 발생과 시험 결과의 표시 및 기록이 자동적으로 프로그램에 의해서 수행되는 것을 의미하며, 시험 자동화에 의해 주기 시험에 따른 시험시간 단축과 운전원의 심리적 부담을 경감하여 운전원에 의한 인적 실수 방지 및 계통 신뢰도 향상에 기여하는 것은 물론 계통을 단순화하고 기기경비의 절감 효과를 가져온다. 현재 기존 중수로 발전소는 직접 시험 방식에 의해 모의 신호를 시험 대상 채널의 센서부분에 보내어 안전 계통을 시험하여 해당 루프에 대한 건전성을 점검하고 있는데, 이 방식은 시험회로가 복잡하여 이로인한 기기의 설치 경비 상승, 유지 보수의 부담 증가 및 운전원의 주기 시험에 대한부담감으로 인적 실수를 유발하는등 계통 신뢰도 저하의 문제점이 지적되어 개선이 요구된다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.475-476
• /
• 2019

본 논문에서는 다기능 ESS의 제어알고리즘 및 운영 전략에 따른 모드 천이 안정성 및 경제성 등 장시간 시뮬레이션을 수행할 수 있는 소프트웨어 테스트베드 모델설계 결과를 제시한다. 전력변환장치의 순시 응답 특성을 확인하기 위해서 인버터 전력반도체 스위치, 인덕터 및 커패시터 등의 부품에 대한 모델링이 필요하고, 이는 전력계통에서 활용되고 있는 상용 소프트웨어인 Matlab/Simulink/SimPowerSystems의 라이 브러리를 활용하여 구현할 수 있다. 하지만 평균모델을 사용하는 경우에도 각 요소 회로의 시정수로 인해 시뮬레이션의 샘플링 시간을 줄이는 데는 한계가 있다. 따라서 본 논문에서는 신재생 에너지의 하루 발전 특성에 대한 제어로직에 따른 결과 및 경제성 분석등에 활용할 수 있는 기능모델(functional model)의 설계 방법을 제시하고, 개발된 모델을 상용소프트웨어의 결과와 비교함으로써 본 연구결과의 타당성을 보인다.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.148-156
• /
• 2013

본 논문에서는 디지털 제어부를 공유하며, 회로 동작시간의 분배 방식을 통해 다중 출력을 지원하는 SMPS를 제안한다. 제안된 회로는 Pseudo Relaxation Oscillating 기법의 DPWM 발생기를 사용한다. 제안된 SMPS는 회로의 동작시간 분배 방식을 사용하여 기존의 DPWM 발생기에서 문제가 되는 큰 면적의 디지털 로직 컨트롤러를 공유하는 형태이기 때문에 칩 면적과 효율 측면에서 큰 이점을 가지지만, 각 DPWM 발생기의 실시간 제어가 어려우며 불안정한 출력 전압을 공급할 수 있다는 단점을 가진다. 이를 해결하기 위해 본 논문에서는 동작시간 분배 방식으로 인해 동작클록이 인가되지 않은 DPWM 발생기들의 출력전압을 실시간으로 피드백 받아 안정된 출력 전압을 공급할 수 있는 실시간 전류 보정 기법을 제안한다. 제안된 SMPS를 100MHz의 내부 제어 동작 주파수와 10MHz 스위칭 주파수로 동작시킬 시, 소모되는 내부 코어 회로의 최대 전류는 4.9mA이며, 출력 버퍼를 포함한 전체 시스템의 전력 소모는 30mA이다. 또한 800mA, 100KHz의 load current regulation 조건으로 시뮬레이션 시, 3.3V 출력전압에 대한 최대 리플 전압은 11mV, Over/Undershoot voltage는 각각 10mV, 19.6mV 이다. 코어 회로의 크기는 $700{\mu}m{\times}800{\mu}m$의 작은 면적으로 구현가능하다. 제안된 회로는 Dong-bu Hitek BCD $0.35{\mu}m$ 공정을 이용한 시뮬레이션을 통해 검증되었다.

• Journal of Radiation Protection and Research
• /
• 제37권1호
• /
• pp.16-24
• /
• 2012

본 연구에서는 이중 모드 컴프턴 카메라의 측면 흡수부 개발을 위해 CsI(Tl) 섬광체에 실리콘 광다이오드를 결합한 섬광 검출기를 제작하였고, 이를 위한 신호처리회로를 설계 및 제작하였다. 개발된 신호처리회로는 에너지를 결정하는 파트와 타이밍을 결정하는 파트로 구성되어 있으며, 트리거 신호를 발생시키기 위해 상승 에지 선별기 및 TTL-to-NIM 로직 변환기를 포함하도록 개발하였다. 검출기와 초단의 신호처리회로(front-end electronics, FEE)는 AC 커플링 구조로 구성하였다. FEE의 잡음 특성은 전체 시스템의 성능에 크게 기여하므로 설계 시 고려해야 할 몇 가지 조건들에 대해 논의하였다. 이후 제작된 감마선 검출 시스템의 에너지 분해능 및 시간 분해능을 결정하였다. 평가된 에너지 분해능은 662 keV 피크와 511 keV 피크에 대해서 각각 12.0% 및 15.6% FWHM이었다. 시간 분해능은 59.0 ns로 평가되었다. 본 연구를 통해 제작된 섬광 검출기 및 신호처리회로의 성능이 기대에 다소 미치지 못하므로 결론에서는 성능 향상을 위한 추가 연구 방향에 대해 논의하였다.

• 전자공학회논문지
• /
• 제50권9호
• /
• pp.68-73
• /
• 2013

본 논문에서는 수면 중에 사용자의 건강상태를 모니터링 하기 위한 U-health 시스템으로 맥박 수와 맥박 파형 검출 회로를 제안하였다. 제안된 검출 회로의 출력은 배터리의 교체 없이 장시간 사용하기 위하여 건강 상태에 따라 맥박 수 또는 맥박 파형이 선택된다. 이러한 동작을 위해 제안된 신호 검출 회로는 ADC 모드 또는 카운트 모드로 동작하는 이중 모드 ADC와 간단한 디지털 로직으로 구성된 판별기를 사용하였다. 우선 초기에는 카운트 모드로 동작하는 이중 모드 ADC를 통해 4초 동안의 맥박 수를 검출한다. 검출된 맥박수는 판별기에서 1분간 누적한 뒤 건강 상태를 판별한다. 건강 이상 등으로 맥박 수가 설정된 정상 범위를 벗어난 경우 이중 모드 ADC는 ADC 모드로 동작하며 맥박 파형을 1kHz의 샘플링 주파수로 10bit의 디지털 데이터로 변환한다. 데이터는 버퍼에 저장하였다가 620kbps의 속도로 RF Tx를 통해 단말기로 전송한다. 이때 RF Tx는 모드에 따라 1분 혹은 1ms 간격으로 동작한다. 제안된 신호 검출 회로는 $0.11{\mu}m$ 공정으로 설계하였으며 $460{\times}800{\mu}m^2$의 면적을 차지한다. 측정결과 제안된 검출 회로는 1V의 동작 전압에서 카운트 모드에서는 $161.8{\mu}W$, ADC 모드에서는 $507.3{\mu}W$의 전력을 소모한다.

• 한국통신학회논문지
• /
• 제19권8호
• /
• pp.1464-1474
• /
• 1994

GPS(Global Positional System)는 인공위성을 이용하여 언제, 어디서나 자신의 위치를 정확히 측정할 수 있는 항법 시스템이다. 본 논문에서는 이 GPS 신호에서 항법 데이터를 복원하는 수신기의 지연동기 루프를 이론적으로 해석하고, 디지털 로직으로 설계하였다. 또한 동기과정의 논리동작을 분석하였다. 설계한 시스템은 수신된 C/A(coarse/acquisition) 코드와 수신기에서 발생된 C/A 코드와의 상관값을 구하는 상관기, 선택된 위성의 C/A 코드를 발생시키는 C/A코드 발생기, 그리고 C/A코드의 위상과 클럭속도를 조절할 수 있도록 C/A 코드 발생기의 클럭을 만드는 직접 디지탈 클럭 발생기로 구성된다. 제안한 디지탈 지연동기루프 시스템을 해석한 결과, 시스템 입력 신호전력이 -113.98dB이상이면 시스템이 90%이상의 검파 능력을 갖음을 확인하였다. 디지탈동기루프이 입력신호 즉, A/D 컴버터 전단의 입력신호 크기에 따라 디지탈 동기 루프의 성능 그래프와 문턱전압의 크기에 따른 성능분석의 그래프를 시뮬레이션을 통하여 분석하였다. 그리고 설계된 디지탈 지연동기루프를 로직 시뮬레이션한 결과, GPS 항법 데이타를 정확히 복원함을 확인하였다. 개선됨을 알 수 있었다.

• 정보처리학회논문지A
• /
• 제8A권4호
• /
• pp.479-488
• /
• 2001

SoC 설계의 복잡도가 지속적으로 커짐에 따라 기존의 소프트웨어 모델을 이용한 시뮬레이션 방법으로는 이를 검증하기에는 너무 많은 시간이 소요되어 많은 문제가 있다. 이를 해결하기 위해 시뮬레이션 방법보다 훨씬 빠른 검증속도를 제공하는 다양한 FPGA 기반의 로직 에뮬레이터가 활발히 연구되어왔다. 하지만 제한된 FPGA 핀 수로 인해 FPGA 내부에서 매우 낮은 자원이용률을 초래하고 있을 뿐만 아니라, 검증 대상이 되는 회로의 크기가 커짐에 비례하여 에뮬에이션의 속도가 현저하게 느려지는 문제점이 있다. 본 논문에서는 파이프라인 방식의 신호전달을 통하에 FPGA의 자원이용률을 극대화할 수 있을 뿐만 아니라 에뮬레이션의 속도도 크게 높일 수 있는 시스템 수준의 새로운 에뮬레이터 구조와 소프트웨어를 제안한다. 파이프라인의 링을 통하여 다수의 로직신호선을 하나의 실제 핀에 할당하여 핀 제한 문제를 해결하고, FPGA 간의 신호전달 경로를 사용자회로와 분리시킴으로서 빠른 시스템 클록의 사용을 가능케 하며 분할된 회로간에 조합경로를 줄여 실제 에뮬레이션클록의 속도를 높일 수 있었다. 또한 신호의 전달을 파이프라인 방식으로 보내기 위해 적용하는 스케줄링을 계산의 복잡도가 낮은 휴리스틱 방법을 적용하였다. 12비트 마이크로콘트롤로를 간단한 휴리스틱 스케줄링 알고리즘을 적용한 실험결과를 통하여 높은 검증속도를 확인하였다.