• Title/Summary/Keyword: 레벨3

Search Result 1,713, Processing Time 0.027 seconds

Development of Image Quality Enhancement of a Digital Camera with the Application of Exposure To The Right Exposure Method (ETTR 노출 방법을 활용한 디지털 카메라의 화질 향상)

  • Park, Hyung-Ju;Har, Dong-Hwan
    • The Journal of the Korea Contents Association
    • /
    • v.10 no.8
    • /
    • pp.95-103
    • /
    • 2010
  • Raw files record luminance values corresponds to each pixel of a digital camera sensor. In digital imaging, controlling exposure to capture the first highlight stop is important on linear-distribution of raw file characteristic. This study sought to verify the efficiency of ETTR method and found the optimum over-exposure amount to maintain the first highlight stop to be the largest number of levels. This was achieved by over-exposing a scene with a raw file and converting it to under-exposure in a raw file converting software. Our paper verified the efficiency of ETTR by controlling the exposure range and ISOs. Throughout the results, if exposure increases gradually 6 steps, dynamic range is also increased. And it shows that the optimized exposure value is around + $1\frac{2}{3}$ stop over compared to the normal exposure with the high ISOs simultaneously. We compared visual noise value at $1\frac{2}{3}$ stop to the normal exposure visual noise. Based on the normal exposure's visual noise, we can confirm that visual noise decrement is increased by increasing ISOs. In this experimental result, we confirm that overexposure about + $1\frac{2}{3}$ stop is the optimum value to make the widest dynamic range and lower visual noise in high ISOs. Based on the study results, we can provide the effective ETTR information to consumers and manufacturers. This method will contribute to the optimum image performance in maximizing dynamic range and minimizing noise in a digital imaging.

EMC 관련 최근 기술 동향 - CISPR 20 방사내성 Round Robin Test 결과 및 분석

  • Jang, Tae-Heon;Jo, Won-Seo
    • The Proceeding of the Korean Institute of Electromagnetic Engineering and Science
    • /
    • v.17 no.4 s.60
    • /
    • pp.48-52
    • /
    • 2006
  • 2006 CISPR 총회가 스웨덴 스톡홀름 KISTA에서 개최되었다. CISPR I 회의는 9월 18일부터 20일까지 3일간 WG2 및 WG4를 중심으로 진행되었으며, WG1과 WG3 회의는 9월 20일 오후에 있었다. 우리나라에서는 WG1에 두 가지 제안을 발표하였다. 하나는 2004년 중국 상해 회의에서 처음 제안하여 2005년 남아공 케이프타운 회의에서 Task Force가 구성된 대형 시험품에 대한 CISPR 20의 외부 방사내성 시험레벨에 관한 것이다. 2006년 1월 미국 산타페에서 열린 TF 회의에서 시험결과에 대한 기술적 토론이 있었으며, Round Robin Test(RRT)를 실시하기로 결정되었다. RRT시험은 7월 중순에 실시되었으며, 참여한 시험소는 영국의 SONY, 네덜란드의 Philips, 독일의 SHARP 이었으며, 국내의 여러 EMC 시험소도 추후에 참여하였다. RRT 시험의 결과 및 분석이 이번 스톡홀름 회의에서 발표되었다. 또한, CISPR 13의 방사성 방출(RE)의 측정거리 기준점의 변경에 관한 것이다. 본 고에서는 TV 수신기에 대한 RRT 시험결과 및 분석에 대한 발표 내용을 소개하고자 한다. CISPR 20의 외부 전자기장 내성 시험은 0.8 m인 개방형 스트립라인(Open Strip-line: OSL)내에 시험품을 설치하고 $150kHz{\sim}150MHz$에서 시험하도록 규정하고 있다. OSL에 설치할 수 없는 대형기기는 IEC 61000-4-3에 따라서 주파수 범위 $80MHz{\sim}150MHz$까지 동일한 한계치로 전자파무반사실에서 시험하도록 규정되어 있다. 이에 대해 국내 제조업체 및 EMC 전문가들로 구성된 CISPR I 국내 위원회에서는 IEC 61000-4-3에 의한 전자파무반사실(챔버)에서의 내성시험이 CISPR 20에 의한 OSL에서의 내성시험보다 가혹하다는 문제 제기가 있었다. 이것이 본 안건에 대한 배경이다 지금까지 진행되어 왔던 내용을 요약해 보면 2004년 상해 회의에서, 수치해석 및 측정비교를 통하여 CISPR 20에서 규정하고 있는 OSL 전기장 교정방법의 개선의 필요성과 OSL에서 시험할 수 없는 대형 시험품에 대하여 시험레벨을 조정할 것을 지적하였다. 2005년 케이프타운 회의에서는 실제적으로 TV 방송 수신기 및 관련기기가 두가지 방법으로 시험되었을 때 시험결과에 미치는 영향을 시험품의 전기장 내성 레벨로 비교하였으며, 전자파무반사실에서 시험할 경우 시험레벨이 12 dB 낮추도록 보정되어야 할 것을 제안하였다. 2006년 이번 회의에서는 세계 각국의 시험소와 비교시험을 통하여 나타난 OSL과 전자파무반사실 간의 시험결과의 차이 및 이에 대한 원인을 분석하여 보고하였다. OSL과 전자파무반사실 비교시험에서 나타난 차이는 평균적으로 9 dB의 차이로 나타났으며, 주요 원인은 OSL에서 적용하고 있는 시험품을 OSL내부에 설치한 후 시험품에 의해 변경된 전기장의 세기를 보정해 주는 인자(k2)로 인한 차이(6 dB)와 OSL 내부의 전기장의 세기와 전자파무반사실 균일장 영역의 전기장의 세기의 차이(3 dB)이다.

Study of Failure Mechanisms of Wafer Level Vacuum Packaging for MEMG Gyroscope Sensor (웨이퍼 레벨 진공 패키징된 MEMS 자이로스코프 센서의 파괴 인자에 관한 연구)

  • 좌성훈;김운배;최민석;김종석;송기무
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.10 no.3
    • /
    • pp.57-65
    • /
    • 2003
  • In this study, we carry out reliability tests and investigate the failure mechanisms of the anodically bonded wafer level vacuum packaging (WLVP) MEMS gyroscope sensor. There are three failure mechanisms of WLVP: leakage, permeation and out-gassing. The leakage is caused by small dimension of the leak channel through the bonding interface and internal defects. The larger bonding width and the use of single crystalline silicon can reduce the leak rate. Silicon and glass wafer itself generates a large amount of outgassing including $H_2O$, $C_3H_5$, $CO_2$, and organic gases. Epi-poly wafer generates 10 times larger amount of outgassing than SOI wafer. The sandblasting process in the glass increases outgassing substantially. Outgassing can be minimized by pre-baking of the wafer in the vacuum oven before bonding process. An optimum pre-baking temperature of the wafers would be between $400^{\circ}C$ and $500^{\circ}C$.

  • PDF

The Under Water Ambient Noise at Voting-il Bay (영일만 부근에서의 수중소음)

  • HA Kang Lyeol;YOON Gab Dong
    • Korean Journal of Fisheries and Aquatic Sciences
    • /
    • v.16 no.3
    • /
    • pp.197-201
    • /
    • 1983
  • Underwater ambient noise level was measured at two points near the Youngil Bay. The environmental characteristics depend upon oceanographic conditions of sound propagation ana its implication on the source of ambient noise. Some noise sources were estimated, and the effect of the oceanographic conditions on the noise level variation had been considered. The results were as follows : 1) At the nearshore station of Youngil Bay, the ambient noise level in the near bottom(45m) was lower than that of the near surface(10m) by 15dB. This difference was due to spherical spreading from the upper to the lower layer. 2) At the open sea station which is located outside of the thermal front existing near the Youngil Bay, the ambient noise level of the upper layer(20m) was higher than that of the lower layer (100m) by $8{\sim}12dB$ below 50Hz and $15{\sim}23dB$ above 50Hz. 3) Above 60Hz the ambient noise level at the nearshore station was higher than that of the open sea station, while below 60Hz, the result was reverse. It appears that a boundary layer existed between the two stations.

  • PDF

A Study on Modular Multi-level Converter Applied to AC Eletric Railroad Substation (교류 철도 급전변전소의 모듈형 멀티레벨 컨버터 적용 모델링 연구)

  • Hyun, Byungsoo;Shin, Seungkwon;Kim, Hyungchul;Jang, Gilsoo
    • Proceedings of the KIEE Conference
    • /
    • 2015.07a
    • /
    • pp.1605-1606
    • /
    • 2015
  • 전기철도차량은 매 순간마다 이동하는 대용량 단상부하로, 전력계통 측면에서 부하의 특성이나, 계통구성의 형태 및 제반현상이 일반 3상 전력계통과 상이한 특성을 지닌다. 이와 같이 3상 전력계통으로 부터 단상 교류로 변환하여 전기차를 운행하는 경우에는 3상 전원측 PCC(Point of Common Coupling)에 불평형을 일으켜, 역상전류를 발생시킨다. 현재는 이를 최소화하기 위해서 종래부터 사용 되어온 스코트 결선 변압기를 사용하고 있다. 하지만 특성상 두 개의 단상 시스템에 걸리는 부하량 및 역율이 동일하지 않을 경우 여전히 3상 전압불평형이 발생된다. 이에 대한 근본적인 대책으로는 급전시스템 재구성 또는 전력 설비 증설 및 보상장치의 적용을 들 수 있으나, 최근에는 전력전자 기술의 발달로 IGBT(Insulated Gate Bipolar Transistor) 소자를 이용한 BTB(Back To Back) 방식의 컨버터를 활용한 사례가 연구되고 있다. 본 논문에서는 전력계통과 전기철도의 연계 목적으로 3상-단상 BTB 모듈형 멀티레벨 컨버터 (Modular Multi-level Conveter, MMC)를 이용한 전기철도 급전 시스템의 기본구조를 제안하고, Mathworks사의 MATLAB Simulink tool를 이용하여 시뮬레이션을 통해 MMC시스템을 검토하고자 한다.

  • PDF

Wafer Level Bonding Technology for 3D Stacked IC (3D 적층 IC를 위한 웨이퍼 레벨 본딩 기술)

  • Cho, Young Hak;Kim, Sarah Eunkyung;Kim, Sungdong
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.20 no.1
    • /
    • pp.7-13
    • /
    • 2013
  • 3D stacked IC is one of the promising candidates which can keep Moore's law valid for next decades. IC can be stacked through various bonding technologies and they were reviewed in this report, for example, wafer direct bonding and atomic diffusion bonding, etc. As an effort to reduce the high temperature and pressure which were required for high bonding strength in conventional Cu-Cu thermo-compression bonding, surface activated bonding, solid liquid inter-diffusion and direct bonding interface technologies are actively being developed.

A Level-set Parameterization for Any 3D Complex Interface Related to a Fire Spread in Building Structures (복잡한 CAD 형상의 매개변수화를 통한 3차원 경계면 레벨-셋 알고리즘 개발 및 적용)

  • Kim, Hyun-Jun;Cho, Soo-Yeong;Lee, Young-hun;Yoh, Jai-ick
    • Journal of the Korean Society for Aeronautical & Space Sciences
    • /
    • v.48 no.2
    • /
    • pp.135-146
    • /
    • 2020
  • To define an interface in a conventional level-set method, an analytical function must be revealed for an interfacial geometry. However, it is not always possible to define a functional form of level sets when interfaces become complex in a Cartesian coordinate system. To overcome this difficulty, we have developed a new level-set formalism that discriminates the interior from the exterior of a CAD modeled interface by parameterizing the stereolithography (STL) file format. The work outlined here confirms the accuracy and scalability of the hydrodynamic reactive solver that utilizes the new level set concept through a series of tests. In particular, the complex interaction between shock and geometrical confinements towards deflagration-to-detonation transition is numerically investigated. Also, a process of flame spreading and damages caused by point source detonation in a real-sized plant facility have been simulated to confirm the validity of the new method built for reactive hydrodynamic simulation in any complex three-dimensional geometries.

A Novel High-speed CMOS Level-Up/Down Shifter Design for Dynamic-Voltage/Frequency-Scaling Algorithm (Dynamic-Voltage/Frequency-Scaling 알고리즘에서의 다중 인가 전압 조절 시스템 용 High-speed CMOS Level-Up/Down Shifter)

  • Lim Ji-Hoon;Ha Jong-Chan;Wee Jae-Kyung;Moon Gyu
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.43 no.6 s.348
    • /
    • pp.9-17
    • /
    • 2006
  • We proposed a new High-speed CMOS Level Up/Down Shifter circuits that can be used with Dynamic Voltage and Frequency Scaling(DVFS) algorithm, for low power system in the SoC(System-on-Chip). This circuit used to interface between the other voltage levels in each CMOS circuit boundary, or between multiple core voltage levels in a system bus. Proposed circuit have advantage that decrease speed attenuation and duty ratio distortion problems for interface. The level up/down shifter of the proposed circuit designed that operated from multi core voltages$(0.6\sim1.6V)$ to used voltage level for each IP at the 500MHz input frequency The proposed circuit supports level up shifting from the input voltage levels, that are standard I/O voltages 1.8V, 2.5V, 3.3V, to multiple core voltage levels in between of $0.6V\sim1.6V$, that are used internally in the system. And level down shifter reverse operated at 1Ghz input frequency for same condition. Simulations results are shown to verify the proposed function by Hspice simulation, with $0.6V\sim1.6V$ CMOS Process, $0.13{\mu}m$ IBM CMOS Process and $0.65{\mu}m$ CMOS model parameters. Moreover, it is researched delay time, power dissipation and duty ration distortion of the output voltage witch is proportional to the operating frequency for the proposed circuit.

Analysis and Optimization of the Phase Noise of the Local Oscillator Signal for the CDMA Mobile Station (CDMA단말기의 LO 신호 위상 잡음에 의한 영향 분석 및 최적화)

  • 이상원;한명석;김학선;홍신남
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.27 no.4C
    • /
    • pp.380-387
    • /
    • 2002
  • In this paper, the effect of the phase noise of a local oscillator on the ACPR of a transmitter and the reception sensitivity of a receiver to meet the TIA/EIA/IS-98-D for the CDMA mobile station was analyzed. And the optimum condition for performance of the local oscillator was suggested. It was found that the phase noise level of the local oscillator in a receiver and a transmitter should be below -138.3dBc/Hz and -120dBc/Hz, respectively, at 900kHz offset. It was confirmed that the reception sensitivity and ACPR efficiency were satisfactory when the signal of the local oscillator to the down-converter of a receiver with the phase noise level of less than -138.3dBc/Hz is supplied to the up-converter of the transmitter.