• 방송공학회논문지
• /
• 제21권5호
• /
• pp.803-815
• /
• 2016

이 논문에서는 GNSS(global navigation satellite system) 신호를 RF(radio frequency) 대역에서 표본화하여 디지털 영역에서 복조하는 직접 RF 표본화 수신기를 설계하고 그 성능을 살펴보고자 한다. 직접 RF 표본화 방식은 IF(intermediate frequency) 대역에서 AD(analog to digital) 변환을 하고 복조하는 기존의 IF 변환 방식과 다르게, 아날로그 믹서(mixer)를 전혀 사용하지 않고 안테나 출력인 통과대역 신호를 직접 AD 변환하여 이후의 수신기의 모든 과정을 디지털 영역에서 처리하는 기술이다. IF 변환 방식과 비교하면 하드웨어 구조가 덜 복잡하고 전송환경 변화에 따른 재구성이 가능하며 하나의 AD 변환기를 사용하여 여러 대역의 신호를 동시에 변환할 수 있다는 장점이 있다. 이와 같은 재구성 기능과 동시 수신 기능은 특정 대역의 신호가 적으로부터 전파방해를 받았을 때 후속시스템으로의 빠른 전환이 필요한 군용 시스템에서 매우 중요한 역할을 한다. 한편 여러 대역의 신호를 한 번에 AD 변환하려면 수신하고자 하는 신호의 반송파 주파수, 대역폭, 표본화 후의 중간주파수 그리고 보호 대역 등을 고려하여 표본화 주파수를 정하는 것이 중요하다. 이 논문에서는 GPS L1, GLONASS G1 및 G2 등의 GNSS 신호를 동시에 수신할 수 있는 표본화 주파수를 선택하고 이를 적용한 직접 RF 표본화 수신기를 설계한다. 또한 설계한 수신기를 상용 AD 변환기와 소프트웨어를 사용하여 구현한 후 실제 신호의 수신시험을 통해 수신 성능을 살펴본다.

• 한국광학회지
• /
• 제24권4호
• /
• pp.176-183
• /
• 2013

본 논문에서는 3차원 영상 획득을 위한 LADAR(LAser Detection And Ranging)용 광수신기 모듈을 설계-제작하고 측정한 결과를 보고한다. 광수신기 모듈은 1 km 이상의 거리에서도 신호를 측정할 수 있도록 디지털모드(Geiger Mode)에서 동작하는 InGaAs APD(Avalanche Photodiode)로 설계하였으며, $16{\pm}16$ FPA(Focal Plane Array)로 설계-제작하였다. 디지털모드(Geiger Mode)는 항복전압 이상의 영역에서 동작하여 작은 광에 대해 반응 할 수 있게 큰 증폭률을 가지게 된다. 1ns의 FWHM(Full Width at Half Maximum)을 갖는 펄스를 수광할 수 있고, 배열 크기는 $16{\pm}16$, Geiger Mode 동작 등의 특성을 만족하도록 광수신기를 구성하기 위해 ROIC(Read Out Integrated Circuit)를 자체적으로 설계-제작하였다. 제작된 광수신기 모듈은 원거리 표적정보 획득이 가능하며, PDE(Photon Detection Efficiency)는 28%, DCR(Dark Count Rate)은 140 kHz 이하의 특성을 보였으며, LADAR 시스템에서 3차원 영상을 획득하였다. 이는 $16{\pm}16$ FPA APD를 이용한 광수신기에서 가장 우수한 특성을 나타낸 것이다.

• 방송공학회논문지
• /
• 제6권3호
• /
• pp.246-259
• /
• 2001

최근 급속도로 확장되고 있는 인터넷을 통한 동영상 서비스와 이미 상용 서비스가 시작된 디지털 방송 서비스 등으로 인하여, 가전제품에서 디지털 동영상을 처리하는 데에 관한 관심이 매우 높아지고 있다. 텍스트 기반이나 이미지 기반 데이터와 달리 멀 티미디어 데이터는 정보의 출발점으로부터 미리 정해진 시간가지 작업의 목적지에 도달하지 않으면 원래 전달하고자 했던 자료의 의미를 제대로 전달할 수 없다. 멀티미디어 스트리밍 전용 시스템은 데이터를 정해진 시간가지 목표에 전달하는 것을 궁극적인 목표로 하고 설계되어야 한다. 이러한 시간적 제약성 때문에, 멀티미디어 스트리밍 응용은 많은 디스크 대역폭을 필요로 하고, 파일 시스템에 많은 부하를 가하게 된다. 기존에 사용되는 대부분의 범용 파일 시스템은 스트리밍 부하의 특성인 순차적 읽기에 적합하게 설계되어 있지 않다 따라서, 스트리밍 환경을 위해서 사용되기 위해서는 많은 개선의 여지를 가지고 있다 본 논문에서는, 멀티미디어 스트리밍 부하의 특성을 분석하고, 이에 최적화된 파일 시스템을 설계한다. 설계된 파일 시스템을 구현하여 범용 파일 시스템과의 성능평가 실험을 수행하였다. 성능 평가 결과 본 논문에서 제시하는 파일 시스템이 순차적 파일 접근의 경우 기존의 유닉스 계열에서 제공되는 파일 시스템 보다 월등한 성능을 보이는 것을 관찰할 수 있었다. 이와 더불어 효율적으로 동영상 자료를 접근할 수 있도록, MPEG-4 압축방식에 특화된 커널 수준의 파일 시스템 APIl를 제안한다.

• 전자공학회논문지SC
• /
• 제43권3호
• /
• pp.51-59
• /
• 2006

본 논문에서는 QPSK(Quadrature Phase Shift Keying) 변조 방식을 이용하여 수중 통신을 위한 우수한 성능의 초음파 송수신기를 설계하였다. 송신 장치에서는 전력 증폭기를 통해서 송신 센서를 구동하여 최대 음압 187dB re $1{\mu}Pa/V@1m$ 레벨까지 수중에서 정지 영상 정보를 송신하였다. 수신 장치에서는 수중을 통해 받은 신호를 100kHz의 샘플링 주파수로 디지털 변환하고 검파 및 디코딩 과정을 거친 정보가 송신된 영상 정보와 일치함을 확인하였다. 이 논문에서 제시한 시스템의 최대 통신가능 거리는 1.17Km이며 이 거리에서 정지 영상 전달상의 어려움을 극복하기 위해서 이를 보완할 수 있는 송수신 센서 및 회로개발의 주요 변수를 도출하고 구현하였으며 이를 분석하였다. 기존 대부분의 수중 통신은 음성 신호를 전달하였으나 본 논문에서는 정지 영상 정보를 전달하기위한 효율적인 수중 통신 시스템을 구축하였다.

• 정보처리학회논문지A
• /
• 제11A권1호
• /
• pp.81-88
• /
• 2004

본 논문에서는 차세대 디지털 방송규격인 지상파 DM용 Outer 인코더/디코더를 설계하고 ALTERA의 FPGA를 이용하여 구현하고 검증하였다. 인코더 부분에서는 입력되는 MPEG-2 TS 패킷(188바이트)으로부터 비트 시리얼 알고리즘을 이용한 RS(Reed-Solomon) 인코더를 이용해 패리티 바이트(16바이트)를 생성하고 군집에러를 효과적으로 수정하기 위해 콘볼루션 인터리버를 구현해 데이터를 분산 출력 시켰다. 디코더 부분에서는 인코더에서 송신된 데이터에서 DMB에 적합한 동기 바이트 검출하는 알고리즘을 제시하였으며, RS디코더는 수정된 유클리드 알고리즘을 적용하여 회로구성을 간략화 하였다. 본 시스템은 하나의 패킷에서 최대 8바이트의 에러를 수정할 수 있고, C언어를 이용하여 알고리즘을 검증하고 VHDL로 작성하였으며, FPGA 칩 상에서 회로를 검증하였다.

• 한국정보전자통신기술학회논문지
• /
• 제5권2호
• /
• pp.61-67
• /
• 2012

본 논문에서는 동작영역(dynamic range)을 고려하여 주파수 변환부에 높은 변환이득(conversion gain)과 선형성을 확보하면서 동시에 동작영역을 넓히는 설계방법을 제안하였다. 슈퍼헤테로다인 방식의 RF Front-End단에 능동혼합기(active mixer)를 적용하였으며, GaAs소자를 사용하였다. 회로구성은 설계가 용이하고 회로형태가 단순한 장점이 있는 드레인 혼합기로 구성하였으며, 수동 혼합기와의 동작영역을 비교,분석하였다. 시뮬레이션 결과 약 2.4dB의 변환이득과 0.2dBm의 이득-압축점, 그리고 71.9dB의 동작 영역를 나타내었으며, 수동혼합기와 비교하였을 때, 약 6dB의 동작영역이 개선됨을 확인하였다. 측정결과로는 약 2dB의 변환이득과 -1.0dBm의 이득-압축점, 그리고 71.1dB의 동작영역을 확인하였다. 수동혼합기와 비교하였을 경우, 약 8dB의 동작영역이 개선됨을 확인할 수 있다.

• 전자공학회논문지S
• /
• 제36S권11호
• /
• pp.34-43
• /
• 1999

본 논문에서는 디지털 복합기에 사용할 수 있는 고속 영상처리 프로세스를 설계 및 구현하였다. 제안된 영상 처리 프로세스는 단일화 된 데이터 경로를 가진 이진화 알고리듬 아키텍쳐를 가진다. 외부 메모리 용량을 최소화하기 위해 화소별 파이프라인 구조를 가지고 있다. 쉐이딩 보정, 감마 보정, 자동이득조절과 같은 전처리 기능을 수행하고 CCD와 CIS를 구동한다. 전처리된 데이터는 확대/축소 과정을 거치고 다양한 이진화 알고리듬에 의해 이진화된다. 내장된 이진화 알고리듬은 단순이진화, 고대역 통과 필터링, 디더링, 오차확산법, 임계값이동 오차확산법이다. 이들 알고리듬의 구현은 임계값 이동 오차확산법에 기반을 두고 동일한 동작을 하는 회로들을 공유하도록 데이터 경로를 설계하였다. 이 구조를 구현함에 의해 제어의 복잡도와 게이트 카운터를 줄일 수 있다.

• 한국정보통신학회논문지
• /
• 제10권3호
• /
• pp.496-502
• /
• 2006

최근에 CAD 툴의 비약적인 발전으로 인하여 대부분의 디지털 회로들은 VHDL 언어를 사용하여 설계된다. 그리고 IC 공정기술의 발달에 따라 하나의 칩에 많은 회로를 포함할 수 있으므로 VHDL 코드의 크기가 방대해져 이에 대한 검증(verification)은 칩 설계에 있어서 어렵고, 많은 시간을 소모하는 과정이 되고 있다. 본 연구에서는 SoC용 IP 사이에서 발생할 수 있는 자원충돌과 프로토콜의 오류를 검증하는 새로운 방법을 제시한다. VHDL 모델의 블록 또는 SoC용 IP 사이에서 발생할 수 있는 상위레벨 고장을 정의하고 분류하고, 하위 레벨 검증(low-level code verification)에 사용되는 검출률 측정 법을 사용하여 IP사이에서 발생하는 데이터 충돌과 프로토콜 또는 알고리즘의 오류를 검증하는 방법을 제안한다.

• 한국정보통신학회논문지
• /
• 제18권6호
• /
• pp.1413-1421
• /
• 2014

본 논문은 마스터로 동작하는 32 비트 RISC 프로세서와 전력을 제어할 수 있는 다수의 슬레이브가 동기되어 동작하는 전력 제어 임베디드 시스템을 구현하였다. Core-A 플랫폼은 Core-A 프로세서, AMBA 버스, SSRAM, AC97, DMA, UART, GPIO모듈 등으로 구성된다. 슬레이브는 4 비트의 디지털 데이터의 값에 비례하여 220V 전력을 제어할 수 있는 아날로그 회로와 마스터가 보내는 신호에 동기되어 다양한 전력제어 패턴을 생성하는 제어 시스템을 설계 하였다. Core-A 플랫폼이 라이브러리로 구축된 Flowrian II를 사용하여 소프트웨어를 크로스 컴파일하고 하드웨어 회로를 시뮬레이션으로 검증하였다. 임베디드 시스템은 FPGA 검증 보드와 CPLD 칩에 구현되었고 전력제어 아날로그 보드를 제작하여 구현하였다.

• 한국통신학회논문지
• /
• 제33권2A호
• /
• pp.148-158
• /
• 2008

본 논문에서는 M-ary 변조 방식을 사용하는 적응형 전송 시스템에서 효율적으로 사용할 수 있는 신호 대 잡음비 추정 알고리즘 및 하드웨어 구현 결과를 소개한다. 본 논문에서는 제안된 방식을 차세대 위성방송 규격인 DVB-S2 시스템에서 효과적으로 동작할 수 있도록 설계된 결과를 소개하며, 본 논문에서 제안된 방식은 향후 적응형 전송 방식을 사용하는 다른 디지털 통신 시스템에서도 용이하게 적용이 가능하다. 제안된 알고리즘은 수신신호의 분포에 대한 이론적 배경을 바탕으로 설계된 룩업테이블을 이용하여, 하드웨어 구현시 두 개의 비교기와 카운터를 이용하여 신호 대 잡음비 추정이 가능하다. 따라서, 제안된 알고리즘에 의해 고안된 하드웨어는 복잡도가 현저히 낮으면서도 높은 정확도를 가진다. 본 논문에서 살펴본 시뮬레이션 결과에 따르면 제안된 추정기는 DVB-S2 시스템에서 규정된 신호대 잡음비 추정 범위 내에서 약 1 dB의 추정오류를 만족하기 위하여 수 백 개의 샘플만을 필요로 한다.