• Journal of the Korean Institute of Telematics and Electronics A
• /
• v.33A no.6
• /
• pp.32-41
• /
• 1996

We propose the improved GMSK (gaussian-filtered minimum shift keying) quadrature modulator using the FIR(finite impulse response )filter whose coefficients are obtained form the differnce of phase response, and design its ASIC (applicaton specific integrated circuit) which can be used for GSM (global system for mobile communication) digital cellular system and DCS 1800 (digital cellular system at 1800MHz) personal communication system. Input data become quantized I and Q channel 10 bit signal through cosine and sine ROM mapping after being filtered by the FIR filter whose normalized bandwidth is 0.3 and designed by considering intersymbol interference as well as sampling ratio. These two signals become the GMSK modulated I and Q channel signal through DAC (digital-to-analog converter) and 7th order analog chebyshev LPF(low pass filter) respectively. The difference between the ideal analog signal and its digitized signal is analyzed in terms of sampling noise, quantization noise, truncation noise and coefficient noise. And the effect of the LPF following the DAC is considered. The ASIC design of the GMSK quadrature modulator is also confirmed by an experiment.

• The Transactions of The Korean Institute of Electrical Engineers
• /
• v.61 no.11
• /
• pp.1695-1699
• /
• 2012

This paper is proposed all digital wide-range clock and data recovery circuit. The Proposed clock data recovery circuit is possible input data rate which is suggested is wide-range that extends from 100Mb/s to 3Gb/s and used an phase error detector which can use a way of over-sampling a data by using a 1/2-rate multi-phase clock and phase rotator which is regular size per $2{\pi}$/16 and can make a phase rotation. So it could make the phase rotating in range of input data rate. Also all circuit is designed as a digital which has a specificity against a noise. This circuit is designed to 0.13um CMOS process and verified simulation to spectre tool.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1411-1412
• /
• 2015

본 연구에서는 맥박 측정에서 생기는 잡음들 중 많은 오류를 생기게 하는 동잡음 개선을 위하여 회로를 제안하고 설계하였다. 기존의 맥박추정 장비에서 가변저항, 광원 스위칭, 디지털 필터를 사용함으로써 정확도 향상을 위한 연구를 하였다. 손가락에서 광전용적맥파를 측정시 측정부의 광원을 2개를 사용하고, 이를 스위칭을 통해 파형을 측정을 하였다. 실험에서 PPG의 측정은 반사형 방식을 사용하고 이를 광원스위칭을 통해 신호를 받아들였다. 이를 저주파통과필터와 고주파통과필터를 사용하여 0.5~5Hz대역을 필터링 함으로써 PPG이외의 잡음을 제거하고 신호를 검출하였다. 검출된 파형을 지수가중이중필터로 필터링을 함으로써 정확성을 높였다. 이를 통하여 광원스위칭을 통한 PPG의 출력과 발광다이오드 한 개를 사용한 출력을 비교 분석을 보여줄 것이다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.5 no.6
• /
• pp.495-498
• /
• 2004

Now days, people live in information age, thus, we are required methods to use and apply information to our lives more effective. There is a lot of research going on weight, size, and power consumption to provide high quality display close to full color. In this paper, I‘ll discuss the methods of precise and the need of improvements of driving circuit, to apply driving circuit to digital circuit of OLED(Organic Light-Emitting Diode), which satisfies all functions mentioned above.

• Journal of the Korean Institute of Telematics and Electronics A
• /
• v.30A no.6
• /
• pp.49-57
• /
• 1993

In the paper, we describe the design of a pipelined datapath synthesis system for DSP applications. Taking SFG (Signal Flow Graph) in schematic as inputs, the system generates pipelined datapaths automatically through scheduling and module allocation processes. For efficient hardware synthesis, scheduling and module allocation algorithms are proposed. The proposed scheduling algorithm is of iterative/constructive nature, where the measure of equi-distribution of operations to partitions is adopted as the objective function. Module allocation is performed to reduce the interconnection cost from the initial allocation. In the experiment, we compare the results with those of other systems and show the effectiveness of the proposed algorithms.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07b
• /
• pp.427-429
• /
• 2005

원자력 발전소의 제어 시스템은 safety-critical 소프트웨어로서 안정성이 중요시되는 시스템이다. 최근 기존의 시스템이 PLC 기반의 디지털 제어장치로 대체되면서 이에 사용되는 소프트웨어의 안정성과 품질을 보장하기 위한 정형검증 기법이 요구되고 있다. 특히 PLC 프로그램의 설계에 사용되는 FBD의 모델체킹을 통한 정형검증에 대한 연구는 미비한 수준이다. VIS 검증기는 위의 요구에 부합하는 도구로서 이를 사용하면 여러 종류의 정형 검증이 가능하다. 본 논문에서는 VIS를 이용한 FBD의 검증을 위해서 FBD를 Verilog로 변환 하는 기법을 제안한다. 제안하는 방법의 효율성을 검증하기 위해서 현재 KNICS 사업단에서 개발중인 APR-1400용 원자로 보호 시스템의 운전정지회로를 예로 사용하였다.

• Proceedings of the KIPE Conference
• /
• 2012.07a
• /
• pp.387-388
• /
• 2012

본 논문은 7kW급의 DCM PFC 회로를 제안한다. DCM 제어방식은 제어기의 복잡성이 단순하여 디지털 제어기 적용이 용이하며 인덕터 사이즈가 다른 방식에 비해 작게 설계됨으로 전력밀도를 높일 수 있지만 입력전압이 높아짐에 따라 역률은 상대적으로 낮아지는 단점이 있다. 본 논문에서는 7kW급 DCM 방식의 Boost PFC 컨버터를 구현하고 전류조형기법을 적용하여 넓은 입력 전압 범위에도 역률이 0.99이상이 되는 것을 실험을 통해 확인한다.

• Korean Journal of Optics and Photonics
• /
• v.14 no.6
• /
• pp.588-593
• /
• 2003

A signal processor for interferometeric fiber optic sensors, which measure dynamic quantities of frequency up to 1 KHz with high sensitivity, is developed. It is a high-speed version of the all-digital phase tracking (ADPT) processor that was used to measure static or slowly-varying quantities. The processor was applied to a fiber optic Mach-Zehnder interferometer to evaluate the performance. The measured total harmonic distortion was near to -50 ㏈, which is the theoretical limit or the ADPT signal processing.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.10 no.1
• /
• pp.89-97
• /
• 2000

공개키 암호 시스템 중에서 가장 널리 사용되는 RSA 암호 시스템은 키의 분배와 권리가 용이하고, 디지털 서명이 가능한 장점이 있으나, 암호화와 복호화 과정에서 512 비트 이상의 큰 수에 대한 멱승과 모듈라 감소 연산이 요구되기 때문에 처리 속도의 지연이 큰 문제가 되므로 모듈라 멱승 연산의 고속 처리가 필수적이다. 따라서 본 논문에서는 몫을 추정하여 중간 곱의 크기를 제한하는 interleaved 모듈라 곱셈 기법을 이용하여 모듈라 멱승 연산을 수행하는 고속 RSA 암호 칩을 VHDL을 이용하여 모델링하고 Faraday FG7000A 라이브러리를 이용하여 합성하고 타이밍 검증하여 단일 칩 IC로 구현하였다. 구현된 암호 칩은 75,000 게이트 수준으로 합성되었으며, 동작 주파수는 50MHz이고 1회의 RSA 연산을 수행하는데 소요되는 전체 클럭 사이클은 0.25M이며 512비트 당 처리 속도는 102.4Kbit/s였다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2020.07a
• /
• pp.445-446
• /
• 2020

최근 사물인터넷의 발전에 따른 많은 기기들이 디지털화 되면서 네트워크의 새로운 주요 장비로 등장하고 있으며 이 중 CCTV의 경우 대부분 IP를 갖는 독립적인 네트워크 디바이스가 되고 있다. 하지만 이러한 CCTV의 네트워크 접근에 따른 해킹 가능성이 끊임없이 제공되면서 CCTV를 통한 내부망의 침투가 현실적으로 가능한 상황이다. 현재 대부분의 영상 화면이 암호화되어 운영되고는 있지만 CCTV를 통제하는 제어 데이터는 어떠한 보안조치도 이루어지지 않은 것이 현실이다. 이러한 점을 보완하기 위해 면에서 본 논문에서는 CCTV 통제를 위한 제어 데이터도 인증 및 암호화를 통해 일반적인 접근을 완전히 차단할 수 있는 방안을 제시하고 이를 통한 사물인터넷의 안정성을 검증하는 방안을 제안하고자 한다.