• 제목/요약/키워드: 디지털 회로 설계

검색결과 812건 처리시간 0.027초

표준 센서 출력신호를 5V 전압-출력을 변환하는 디지털 계측 증폭기 설계 (A Design of Digital Instrumentation Amplifier converting standard sensor output signals into 5V voltage-output)

  • 차형우
    • 대한전자공학회논문지SD
    • /
    • 제48권11호
    • /
    • pp.41-47
    • /
    • 2011
  • 산업용 표준 센서 신호처리를 위해 다양한 입력신호를 5V 전압 출력으로 변환하는 새로운 디지털 계측 증폭기(DIA)를 설계하였다. 이 계측 증폭기는 상용의 계측증폭기, 7개의 아날로그 스위치, 2개의 1.0V와 -10.0V의 기준전압, 그리고 4개의 저항기로 구성된다. 신호 변환원리는 입력신호에 따라 저항기와 기준전압을 디지털적으로 선택하여 5V의 출력전압을 얻도록 회로 구성을 바꾸는 것이다. 시뮬레이션 결과 DIA는 0V~5V, 1V~5V, -10V~+10V, 그리고 4mA~20mA의 입력신호에 대하여 우수한 0~5V 출력전압 특성을 얻을 수 있다는 것을 확인하였다. 4가지 입력 신호에 대하여 비선형오차는 0.1%이하이다.

분할기법을 이용한 디지털논리스위칭함수구성에 관한 연구 (A Study on Constructing the Digital Logic Switching Function using Partition Techniques)

  • 박춘명
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2006년도 춘계종합학술대회
    • /
    • pp.721-724
    • /
    • 2006
  • 본 논문에서는 분할기법을 이용하여 디지털논리스위칭함수를 구성하는 한가지 방법을 제안하였다. 먼저, 디지털논리시스템에 대한 분할기법의 개념을 서술하였고, 본 논문에서 사용되는 각종 정의에 대해 논의하였다. 또한, 제안한 방법으로 구한 디지털논리스위칭함수를 회로설계하기 위해 먼저, 각각의 분할함수에 기초를 둔 Building Block(BB)을 구성에 대해 서술하였다. 그리고 이들 BB를 근간으로 회로설계하는 방법에 대해 논의하였다. 그리고 제안한 방법을 적용 예를 들어 그 결과를 기존의 방법과 비교 및 검토하였다. 그 결과 기존의 방법에 비해 효과적인 cost를 얻을 수 있었다.

  • PDF

디지털 시스템의 히로측정 평가방식에 관한 연구 (A Study on a Testability Evaluation Method for the Digital System)

  • 김용득
    • 대한전자공학회논문지
    • /
    • 제18권5호
    • /
    • pp.30-34
    • /
    • 1981
  • 본 논문은 디지탈 시스템의 회로측정 평가방식에 관한 연구로서, 조합논리회로와 순서논리회로에서의 회로복잡도와 부분회로에 대한 외부 단자로부터의 접근도를 구하고, 이 수로부터 측정평가방식을 논하였다. 따라서 회로설계 초에 이 평가방식을 적용해 봄으로써, 더 좋은 측정평가도를 얻도록 재설계되어져야 하며 이러한 설계방법은 시스템 유지보수에 매우 경제적이고 신뢰도를 높일 수 있다. 또한 스테픈슨-그레손의 방법과 본 방법의 회로측정 평가도를 비교하면 결과 값은 서로일치하면서 본 방법이 계산과정에서 매우 간편하였다.

  • PDF

최적의 측정값 구간의 길이를 갖는 최소 공분산 유한 임펄스 응답 필터 기반 디지털 위상 고정 루프 설계 (A Digital Phase-locked Loop design based on Minimum Variance Finite Impulse Response Filter with Optimal Horizon Size)

  • 유성현;배동성;최현덕
    • 한국전자통신학회논문지
    • /
    • 제16권4호
    • /
    • pp.591-598
    • /
    • 2021
  • 디지털 위상 고정 루프는 위상 동기화를 위해 사용되는 회로로 일반적으로 통신, 회로분야 등 다양한 분야에서 사용된다. 디지털 위상 고정 루프를 설계 시 상태추정기를 사용하는 경우 보통 칼만 필터와 같은 무한 임펄스 응답 상태추정기를 활용해왔다. 일반적으로 무한 임펄스 응답 상태추정기 기반 디지털 위상 고정 루프의 성능은 우수하지만, 초기값의 부정확, 모델 오차, 외란 등의 예상하지 못하는 상황에서 급격한 성능저하가 발생할 수 있다. 본 논문에서는 새로운 디지털 위상 고정 루프를 설계 하기 위해 최적의 측정값 구간 길이를 갖는 최소 공분산 유한 임펄스 응답 필터를 제안한다. 제안된 유한 임펄스 응답 필터의 중요 파라미터인 측정값 구간 길이를 구하기 위해 수치적 방법을 소개하며, 필터의 이득을 얻기 위해 비용함수로 오차의 공분산 행렬을 설정하고, 이를 최소화 하기 위하여 선형 행렬 부등식을 사용하였다. 제안된 디지털 위상 동기 루프의 우수성과 강인성을 검증하기 위해 노이즈 정보가 부정확한 상황에서 기존 방법과의 비교 및 분석을 위한 시뮬레이션을 수행하였다.

EPLD를 이용한 무전극 형광램프용 전자식 안정기의 보호회로 설계 (Design of an Electronic Ballast Protection Circuit for Electrodeless Fluorescent Lamps using EPLD)

  • 김훈;마선초;김희준
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2007년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
    • /
    • pp.163-165
    • /
    • 2007
  • 본 연구는 무전극 형광램프의 램프 이상 유무를 검출하여 램프에 이상이 발생한 경우 이를 검출하여 전자식 안정기 회로를 보호하는 방법을 제안하고 실험을 통해 검증한다. 제안된 보호회로는 램프 양단에 걸리는 전압을 검출하여 디지털 회로에서 이용할 수 있는 신호로 변환해주는 아날로그 회로부와 이 신호를 이용해 안정기 회로의 인버터 부에 공급되는 PWM 신호를 제거해 주는 디지털 회로부로 구성된다. 제안된 알고리즘은 개발 비교기 IC 소자와 EPLD를 이용해 간단한 회로로 제작되었으며, 차후 집적화에도 유리할 것으로 판단된다.

  • PDF

CMOS 공정을 이용한 온도 센서 회로의 설계 (A Design of Temperature Sensor Circuit Using CMOS Process)

  • 최진호
    • 한국정보통신학회논문지
    • /
    • 제13권6호
    • /
    • pp.1117-1122
    • /
    • 2009
  • 본 논문에서는 온도 센서 및 온도 측정을 위한 제어회로를 설계하였다. 설계된 회로는 기존의 방법들과는 달리 일반적인 CMOS(Complementary Metal Oxide Semiconductor) 공정에서 추가 공정없이 제작 가능하도록 설계하였으며, 온도는 디지털 값으로 출력 되도록 구성하였다. 설계되어진 회로는 5volts 공급전압을 사용하였으며, 0.5${\mu}m$ CMOS 공정을 사용하였다. 온도 측정을 위한 회로는 PWM(Pulse Width Modulation) 제어회로, VCO(Voltage controlled oscillator), 카운터 그리고 레지스터로 구성되어 있다. PWM 제어회로의 동작 주파수는 23kHz 이며, VCO의 동작 주파수는 416kHz, 1MHz, 2MHz를 사용하였다. 회로의 동작은 SPICE(Simulation Program with Integrated Circuit Emphasis)를 사용하여 확인 하였다.

멤리스터-CMOS 회로구조 기반의 프리미티브 IP 설계 (Primitive IPs Design Based on a Memristor-CMOS Circuit Technology)

  • 한가람;이상진;;조경록
    • 전자공학회논문지
    • /
    • 제50권4호
    • /
    • pp.65-72
    • /
    • 2013
  • 본 논문에서는 멤리스터 기반의 논리 게이트와 멤리스터-CMOS 기반의 프리미티브 IP 설계 방법을 제안하였다. 회로 설계를 위한 멤리스터 모델을 제시하고 멤리스터의 AND 및 OR 연결을 기본으로 멤리스터-CMOS 회로설계를 위한 프리미티브 IP설계 방법을 제안하였고, $0.18{\mu}m$ CMOS 공정과 멤리스터 SPICE 모델을 이용한 시뮬레이션을 통해 검증되었다. 회로는 멤리스터와 CMOS 결합을 하여 레이아웃 설계를 하고 네트리스트를 추출하였다. 디지털 프리미티브 IP들에 대해 기존의 CMOS와 면적비교를 수행하였으며, 멤리스터-CMOS 전가산기는 CMOS 전가산기에 비하여 47.6 %의 면적이 감소되었다.

광대역 고속 디지털 PLL의 설계에 대한 연구 (A Study on the Wide-band Fast-Locking Digital PLL Design)

  • 안태원
    • 전자공학회논문지 IE
    • /
    • 제46권1호
    • /
    • pp.1-6
    • /
    • 2009
  • 본 논문에서는 광대역 주파수 합성기의 구현을 위하여 주파수 검출 범위와 락킹 시간을 개선한 디지털 PLL의 구조 및 설계에 대하여 기술한다. 제안된 구조에서는 광대역의 고속 주파수 비교기를 위하여 광역 디지털 로직 직교상관기를 사용하였고, 2 비트 업-다운 카운터 및 시그마-델타 변조기를 적용하여 디지털 제어 발진기의 주파수가 제어되도록 하였다. 따라서 양자화에 의한 잡음으로부터 추가되는 위상 잡음을 감소시킬 수 있으며, 최근의 휴대용 멀티미디어 통신 단말기 등에서 요구되는 고속의 락킹 및 광대역 지원, 그리고 저전력 현에 적합하다.

디지털 멀티미디어 방송을 위한 저전력 H.264 복호기 설계 (Low-Power H.264 Decoder Design for Digital Multimedia Broadcasting)

  • 이성수;이원철
    • 대한전자공학회논문지TC
    • /
    • 제44권1호
    • /
    • pp.62-68
    • /
    • 2007
  • 디지털 멀티미디어 방송 (DMB)에 사용되는 영상 압축 기법인 H.264는 기존 기법에 비해 매우 높은 압축률을 보이지만 요구되는 하드웨어 크기 및 전력 소모도 기존 기법의 $3{\sim}5$배에 달한다. 따라서 상업적인 디지털 멀티미디어 방송 단말기를 위해서는 하드웨어 크기 및 전력 소모를 크게 줄인 H.264 복호기 SoC가 필수적이다. 본 논문에서는 H.264 복호기 SoC를 구성하는 주요 블록의 저전력 설계 및 구현에 대해 논한다.

디지털 논리회로 가상교육을 위한 컨텐츠 개발 및 가상실험실 구현 (Development of Contents for Virtual Education/Experiment in Digital Logic Circuit)

  • 김용권;박영광;기장근;최진규
    • 한국멀티미디어학회:학술대회논문집
    • /
    • 한국멀티미디어학회 2001년도 추계학술발표논문집
    • /
    • pp.746-751
    • /
    • 2001
  • 본 논문에서는 디지털 논리회로에 대하여 인터넷을 기반으로 가상교육 및 실험실습이 가능한 멀티미디컨텐츠를 개발하였다. 가상강의를 위한 컨텐츠들은 WMT 기술 및 애니메이션이 포함된 파워포인트 자료로 구성된 화상강의 모들과 개념이해를 위한 플래쉬 및 회로실험을 위한 자바 프로그램들로 구성되었다. 또한 웹 상에서의 가상 실험실을 구현하기 위해 임의의 디지털 논리회로 설계 및 검증을 위한 LogicSim 프로그램과 실험기관과 IC 칩 등을 이용한 임의회로의 가상실험 프로그램인 BreadBoard 등을 개발하였고 웹 상에서의 리포트 작성, 제출 및 검사가 가능한 Report 프로그램, 이론 학습 및 가상실험 보조 유틸리티 프로그램들을 개발하였다.

  • PDF