• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2009.10a
• /
• pp.235-237
• /
• 2009

변전자동화시스템이 IEC 61850 규격도입 이후 통신에 대한 적합성 시험과 함께 보호계전기의 보호 및 제어기능에 대한 시험도 통신과 결부되어 자동화하려는 추세에 있다. 기존에 변전소에 적용된 디지털 보호계전기는 IEC 61850 통신서비스와 접목되어 IED(Intelligent Electronic Device)로 불려진다. 기존의 보호계전기와 달리 IED의 경우 변전자동화시스템으로 통합구현되기 때문에 IED 단위시험 보다는 시스템 수준의 성능시험을 요구하게 된다. 따라서 CMC 256 전용프로그램을 가지고는 변전자동화시스템의 성능시험을 완벽하게 다루게 어렵게 때문에 사용자가 CMC 256 장비를 자유롭게 다룰 수 있는 환경개발을 필요로 한다. 본 논문에서는 CMC 256 장비의 운용을 사용자 정의로 구현할 수 있는 CM Engine을 소개하고 실제 구현사례를 통해 변전자동화시스템의 성능시험을 위한 기반 자료를 다루고자 한다.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.17-18
• /
• 2008

IEC 61850은 변전소 자동화에 있어서 변전소 감시, 보호, 제어, 운전에 필요한 모든 부분에 IT 기술을 적용한 디지털 제어 기반의 차세대 변전소 자동화 시스템을 설계, 개발, 운용하는 기술로서 변전소 운전의 자동화 및 무인화를 위한 핵심 기술이다. IEC 61850 기반의 변전소 자동화 시스템의 스테이션 레벨 Station HMI 구현을 위하여 논리노드 데이터 클래스가 매핑된 MMS와 OPC를 연계하였으며 OPC 통신을 지원하는 HMI툴을 사용하여 IEC 61850 스테이션 레벨 Station HMI를 구현하였다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.51 no.11
• /
• pp.57-65
• /
• 2014

This paper presents a framework that is based on a reconfigurable macro-model of current-mode logic (CML) high-speed digital circuits enabling equation-based design optimization. The proposed macro-model is compatible with geometric programming, thereby enabling constraint-driven top-level power optimization. The proposed optimization framework is applied to a design of CML based serial-link transmitter with user-defined design specifications as an example of high speed digital circuits using 45nm and 90nm CMOS technology. The proposed optimization framework can derive a design with optimal power efficiency for given transistor technology nodes.

• Nuclear industry
• /
• v.38 no.4
• /
• pp.79-80
• /
• 2018

원자력산업 섹터는 에너지 산업 섹터에서 가장 선진화된 기술을 도입했으다. '디지털화'에 대한 대중 인식은 일정 부분 왜곡되어 있다. 젊은 소비자들은 원자력을 구시대의 산업으로 인식한다. 소형 원자로를 비롯한 최근 기술 발전을 고려할 때 이러한 인식은 굉장히 잘못되었다. 일반 대중은 원자력산업의 디지털화에 대해 회의적이나 원자력산업 종사자의 의견은 다르다. 25~34세의 원자력산업 종사자들 중 87%는 원자력산업의 디지털화 및 자동화에 대해 '긍정적인 변화'라고 응답했다.

• Journal of KIISE:Software and Applications
• /
• v.36 no.9
• /
• pp.697-705
• /
• 2009

A GUI automated test can be divided into two areas. The first one is a regression test automation and the second one is an automated test. The former includes generating test cases manually and executing them automatically but the latter includes both generating test cases and executing them automatically. Costs of a software test are increasing more and more. Many companies are searching for a test automation method but most used things are limited to regression test automation. So, when testing at first, there should be test cases which are drawn up by a human. This paper explains to make test cases based on a source code and execute them automatically. In this paper, the study proceeds with a digital television set-top box application and explains to test without any effort of human. Of course, this study is far from a realization to industries. But this paper has a contribution at reducing more human efforts than the previous regression test automation and showing that later, fully automated test can be possible.

• The Magazine of the IEIE
• /
• v.35 no.9
• /
• pp.25-36
• /
• 2008

• 전기산업
• /
• v.9 no.4
• /
• pp.99-104
• /
• 1998

• Korea Information Processing Society Review
• /
• v.15 no.5
• /
• pp.126-135
• /
• 2008

• Computational Structural Engineering
• /
• v.36 no.1
• /
• pp.4-9
• /
• 2023

• The Journal of Information Technology
• /
• v.6 no.4
• /
• pp.11-23
• /
• 2003

We proposes that Design of the Digital Neuron Processor and Development of the Algorithm for the real time object recognition in the making Automatic system which uses the residue number system making the high speed operation possible without carry propagation, in this paper. Consisting of MAC(Multiplication and Accumulation) operator unit using Residue number system and sigmoid function operator unit using Mixed Residue Conversion is designed. The Designed circuits are descripted by C language and VHDL and synthesized by Compass tools. Finally, the designed processor is fabricated in 0.8${\mu}m$ CMOS process. Result of simulations shows that critical path delay time is about 19nsec and operation speed is 0.6nsec and the size can be reduced to 1/2 times co pared to the neural networks implemented by the real number operation unit. The proposed design the digital neuron processor can be implemented of the object recognition in the making Automatic system with desired real time processing.