• 전자공학회논문지
• /
• 제50권4호
• /
• pp.65-72
• /
• 2013

본 논문에서는 멤리스터 기반의 논리 게이트와 멤리스터-CMOS 기반의 프리미티브 IP 설계 방법을 제안하였다. 회로 설계를 위한 멤리스터 모델을 제시하고 멤리스터의 AND 및 OR 연결을 기본으로 멤리스터-CMOS 회로설계를 위한 프리미티브 IP설계 방법을 제안하였고, $0.18{\mu}m$ CMOS 공정과 멤리스터 SPICE 모델을 이용한 시뮬레이션을 통해 검증되었다. 회로는 멤리스터와 CMOS 결합을 하여 레이아웃 설계를 하고 네트리스트를 추출하였다. 디지털 프리미티브 IP들에 대해 기존의 CMOS와 면적비교를 수행하였으며, 멤리스터-CMOS 전가산기는 CMOS 전가산기에 비하여 47.6 %의 면적이 감소되었다.

• 한국정보통신학회논문지
• /
• 제16권5호
• /
• pp.989-998
• /
• 2012

본 논문에서는 매우 작은 절대 값을 갖는 펨토 패럿 단위의 커패시턴스를 측정 할 수 있는 비율형 커패시턴스 측정 회로를 제안하였다. 제안한 측정 회로는 스위치 커패시터 적분기와 비교기 그리고 스위치를 제어하는 논리 회로와 카운터로 구성되어 있으며, 측정하고자 하는 커패시턴스와 이미 값이 알려진 온-칩 커패시터간의 비율을 측정하고 그 값을 디지털 신호로 출력한다. 그리고 이 비율 값을 통해 오차가 상당부분 제거된 펨토 패럿 단위의 커패시턴스를 구해낼 수 있다. 제안한 커패시턴스 측정 회로는 표준 CMOS $0.18{\mu}m$ 공정을 사용하여 설계되었으며, HSpice 시뮬레이션에서 5fF 이하의 아주 작은 커패시턴스를 오차율 ${\pm}0.3%$ 이내에서 측정이 가능함을 보였다.

• 전자공학회논문지 IE
• /
• 제45권3호
• /
• pp.5-12
• /
• 2008

디지털 논리회로의 테스트 데이터와 전력소비를 단축시킬 수 있는 효율적인 테스트 방법을 제안한다. 제안 하는 테스트 방법은 테스트장비내의 테스트 데이터 저장 공간을 줄이는 하이브리드 run-length 인코딩 벙법에 기초하고, 수정된 Bus-invert 코딩 방법과 스캔 셀 설계를 제안하여, 스캔 동작시의 개선된 전력 단축효과를 가져온다. ISCAS'89 벤치마크 회로의 실험결과 고장 검출율의 저하 없이 평균 전력은 96.7%, 피크전력은 84%의 단축을 보이며 테스트 데이터는 기존 방법보다 78.2%의 압축을 갖는다.

• 한국정보교육학회:학술대회논문집
• /
• 한국정보교육학회 2007년도 하계학술대회
• /
• pp.179-184
• /
• 2007

로봇교육은 여러 전자부품, 회로 등의 기계, 공학적인 교육뿐만 아니라 컴퓨터 프로그래밍, 디지털 기초 등의 컴퓨터 관련 교육까지 경험할 수 있다는 점에서 교육적 가능성과 활용가지가 매우 높다. 지금까지 단순한 기술 습득에 치중한 컴퓨터교육에 있어서, 알고리즘 및 프로그래밍 등의 창의력과 논리적인 문제해결력 향상을 중심으로 한 로봇교육은 정보과학영재교육에서 매우 중요하다고 할 수 있다. 본 연구에서는 정보과학영재교육의 특징을 분석하고 정보과학영재의 창의성을 키우기 위한 로봇교육과정을 개발하였다.

• 한국초전도ㆍ저온공학회논문지
• /
• 제8권1호
• /
• pp.26-28
• /
• 2006

The development technique of digital logic using CMOS device is close reached several limitations These make technical needs that are ultra high speed superconductive systems based on CMOS silicon digital computing technique. Comparing digital logic based on silicon CMOS, the computing technique based on ultra high speed superconductive systems has many advantages which are ultra low power consumption, ultra high operation speed. etc. It is estimated that features like these increasingly improve the possibility of ultra low power and ultra superconductive systems. In this paper digital logics of current CMOS technique and RSFQ superconductive technique are compared with and analyzed.

• 대한전자공학회논문지
• /
• 제27권11호
• /
• pp.1-8
• /
• 1990

4개의 Quantum well을 갖는 GRINSCH InGaAs/Inp Buried Heterostructure의 laser diode 12개로 구성되어 있는 12-laser diode array를 제작하여, 각 laser diode의 전자 흡수 영역의 인가 전압에 의하여 lasing 작용을 조절할 수 있는 가능성을 조사하였다. 12개의 V가 홈을 갖는 Si V-groove와 12개의 광섬유를 이용하여 12-laser diode array의 빛출력을 coupling하여 전자 흡수영역의 인가 전압의 변화에 따른 각 laser diode의 여러특성을 조사하였다. 마지막으로 12-laser diode array와 Si V-Groove와 광섬유를 이용하여 디지털 논리 gate들로 구성되어 있는 전자 회로 board들 간의 광대역 근거리 통신 및 B-ISDN을 위한 central office와 가입자 간의 통신을 구현하는 방법에 대하여 생각해 보았다.

• 대한전자공학회논문지TE
• /
• 제39권2호
• /
• pp.17-28
• /
• 2002

최근 신경회로망 구조 또는 퍼지논리를 이용한 자력등화 즉, 비선형 등화에 대한 연구가 활발하게 진행되고 있다. 본 논문에서는 계산의 복잡성과 등화 성능 사이에 더 나은 trade-off를 찾기 위해 스텝 크기(step size)를 자동적으로 조절할 수 있는 즉, 에러 오차 값이 크면 계수갱신율을 크게 하고 에러 오차 값이 작으면 계수갱신율을 작게 하여 빠른 수렴비와 낮은 초과 MSE를 갖는 TS(Tagaki-Sugeno) 퍼지 모델과 ISI에 강하고 위상변화에 둔감한 CMA(Constant Modulus Algorithm)를 접목시킨 새로운 FSG (Fuzzy Stochastic Gradient)/CMA 알고리즘을 제안하였다. 제안된 FSG/CMA 알고리즘을 사용한 채널 적응 등화기를 설계하여 모의실험한 결과 기존 알고리즘 보다 3.5dB의 SNR이 개선됨을 확인하였다.

• 한국통신학회논문지
• /
• 제17권10호
• /
• pp.1063-1073
• /
• 1992

본(本) 논문(論文)은 기존의 디지털 오디오 재생장치(再生裝置)로부터 화면처리용(畵面處理用) 신호(信號)를 추출(抽出)할 수 있는 방법을 제안(提案)하고 이들 억제신호(抑制信號)의 효율적(效率的)인 추출(抽出)을 위한 억제회로(抑制回路)를 설계(設計)하였다. 이 회로(回路)는 상용(常用) 프로세서의 주변(周邊) 논리소자(論理素子)로 구성할 수 있도록 설계(設計)하여 범용화(汎用化) 하였고, 주(主) 프로세서 및 그래픽 억제기(抑制機)와 총합구성(總合構成)하여 CD-G 시스템에서 요구되는 3개 독립적(獨立的) 기능인 신호추출(信號抽出), 추출(抽出)된 신호(信號)의 끼워 맞추기, 추출(抽出)된 신호(信號)로부터 억제명령(抑制命令)을 분석(分析)하여 이에 따른 화면표시(畵面表示) 상태를 측정(測定)한 결과 각 기능(機能)이 실시간(實時間)으로 수행(修行)됨을 확인(確認)하였다.

• 전력전자학회논문지
• /
• 제12권6호
• /
• pp.500-509
• /
• 2007

본 논문에서는 FPGA를 사용하여 진행파형 초음파모터의 2상 입력 전원 전압의 주파수, 전압, 전압차 및 2상 간의 위상차 조절이 가능하고, 최대 8대의 초음파모터를 동시에 제어할 수 있는 PC기반 8채널 USB통신 초음파모터 디지털 제어기를 제안한다. 제안한 제어기는 FPGA를 사용한 디지털 논리에 의해 각각의 파라미터를 실시간으로 조절할 수 있을 뿐만 아니라 속도 및 위치 센서인 로터리 엔코더의 카운터 회로를 FPGA 회로에 내장시킴으로써 별도의 외부 회로 구성이 불필요하여 제어기의 크기나 생산비용의 절감을 기대할 수 있다. 제안한 새로운 방식의 제어기의 성능을 검사하기 위해서 홀딩토크가 다른 2가지 타입의 초음파모터에 대한 각 파라미터 조절에 따른 무부하 속도 특성을 실험하였다.

• 제어로봇시스템학회논문지
• /
• 제11권6호
• /
• pp.558-563
• /
• 2005

In this paper, we implemented a web-based virtual laboratory system(VLab system) with creative and interactive multimedia contents, which can be used to enhance the quality of education in the area of digital logic circuits. Since the proposed VLab system is implemented to describe the on-campus laboratory, the learners can obtain similar experimental data through it. Also, the VLab system is designed to increase the learning and teaching efficiencies of both the learners and the educators, respectively. The learners will be able to achieve high teaming standard and the educators save their time and labor. The virtual experiments on our VLab system are performed according to the following procedure: (1) Circuit composition on the virtual bread board (2). Applying input voltage (3) Output measurements (4) Checkout of experiment results. Furthermore, the circuit composition on the virtual bread board and its corresponding online schematic diagram are displayed together on the VLab system for the learner's convenience. Finally, we have obtained several affirmative effects such as reducing the total experimental hours and the damage rate for experimental equipments and increasing learning efficiencies as well as faculty productivity.