• The Journal of the Korea institute of electronic communication sciences
• /
• v.10 no.5
• /
• pp.539-548
• /
• 2015

In this paper, shared memory feature was developed in multi-core system with different OS for different processor-specific bus, while conducting an experiment on shared memory feature between the two processors based on embedded Linux system. For the purpose of developing shared memory in dual bus structure, memory controller was used, while managing shared memory segment through list data structure. For AMP multi-core test, Linux OS was installed in 2 processor cores. In addition, it verified the creation and use of shared memory by using kernel module implemented to test shared memory.

• Journal of Internet Computing and Services
• /
• v.11 no.4
• /
• pp.95-106
• /
• 2010

Recently multiple process communicate together. They share resource and information for cooperation in complicated programming environment. Kernel provides IPC (Inter -Process Communication) for communication with each other process. Shared Memory is a technique that many processes can access to identical memory area in the Linux environment. In this paper, we propose a performance improvement method of shared memory in the dual-core embedded linux system which is consist of different core and different operating system. We construct the MPC2530F (ARM926F+ARM946E) linux system and measure the performance therein. We attempt a performance enhancement in each CPU for each process which uses a shared memory.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2017.10a
• /
• pp.232-234
• /
• 2017

In this research, the BLDC motor 2 axis controller was designed using a dual core processor. The controller used TMS320F28377D which is TI's latest dual-core DSP, and the BLDC motor was selected with the position of resolver having high reliavility and the speed sensor built-in type motor.

• Proceedings of the KIPE Conference
• /
• 2015.11a
• /
• pp.159-160
• /
• 2015

최근 초기 투자비용은 큰 반면 에너지 이용률은 낮은 UPS(Uninterruptible power supply)를 ESS(Energy storage system)로서 활용하는 하이브리드 ESS에 대한 관심이 커지고 있다. 하이브리드ESS는 비상시 중요부하에 공급할 최소 전력을 제외한 전력을 수요관리로 활용함으로써 UPS에 저장되어 있는 에너지를 비상전원 기능과 수요관리 기능으로 폭넓게 사용할 수 있는 시스템이다. 이 시스템을 구성하는 3개의 PCS를 통합 제어하기 위해 채택한 듀얼코어 기반의 고성능 MCU TMS320F28377D를 이용하면 많은 PWM, ADC포트는 물론 충분한 연산시간 확보가 가능하다. 본 논문에서는 제안하는 하이브리드 ESS의 구성에 대해 소개하고 사용된 제어기의 구조, 각 PCS들을 통합 제어하기 위해 사용한 듀얼코어 기반의 DSP TMS320F28377D에 대해 설명하고자 한다.

• Journal of IKEEE
• /
• v.17 no.4
• /
• pp.564-569
• /
• 2013

The current embedded devices are growing rapidly in the multi-core, and these demand fast boot time. But method of previous boot uses core only one. The method includes parallel techniques and modification of CPU Frequency policy. Parallel methods, after analyzing the Android boot process with analysis tool, applied to location where a lot of CPU operation. CPU Frequency policy is modified for high performance of core. The proposed method was applied to S5PV310 dual core and Exynos4412 quad core embedded system. As a result of the experiment, we found that the proposed method makes boot time fast about 20.71% and 31.34% in dual core and quad core environment as compared with the previous method.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.9 no.6
• /
• pp.703-709
• /
• 2014

In the AMP(Asymmetric Multiprocessing) based dual core using core-specific operating system in a single processor system, shared memory method is used to send data between processors in dual core. To used shared memory in different operating systems, there is a problem of needing to solving the issue of message communication and synchronization between the two operations systems. In this paper, separate memory controller was used for data sharing between different processor cores in dual core environment. This controller can designate two slave ports to allow simultaneous access from two processors, and in the case of process data simultaneously by two processors, priority order of slave ports is determined through memory mediator. When sending data from A to B processor, SRAM area was logically separated into 8 pages. It allowed using memory area from multiple processes with the size of 4KByte per page, and control register with the size of 4Byte was used to discern the usability of current page.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06b
• /
• pp.450-453
• /
• 2011

반도체 공정 기술의 발달에 따라 프로세서의 성능은 비약적으로 증가하였다. 특히 최근에는 하나의 프로세서에 여러 개의 코어를 집적한 멀티코어 프로세서 기술이 급속도로 발달하고 있는 추세이다. 멀티코어 프로세서는 동작주파수를 높여 성능을 개선하는 싱글코어 프로세서의 한계를 극복하기 위해 코어 개수를 늘림으로써 각각의 코어가 더 낮은 동작주파수에서 실행할 수 있도록 하여 소모 전력을 줄일 수 있다. 또한 다수의 코어가 동시에 연산을 수행하기 때문에 싱글코어 프로세서보다 더 많은 연산을 효율적으로 수행하여 사용률이 크게 높아지고 있지만 멀티코어 프로세서에서는 다수의 코어를 단일 칩에 집적하였기 때문에 전력밀도의 증가와 높은 발열이 문제가 되고 있다. 이와 같은 상황에서 본 논문에서는 듀얼코어 프로세서를 탑재한 시스템과 쿼드코어 프로세서를 탑재한 시스템의 소모 전력과 온도를 실제 측정하고 시뮬레이션을 통해 얻은 가상 시스템의 결과를 비교, 분석함으로써 실제 측정 결과와 시뮬레이션 결과가 얼마나 유사한지를 살펴보고, 차이가 발생하는 원인에 대한 분석을 수행하고자 한다. 실험결과, 실제 시스템을 측정한 결과와 시뮬레이션을 통한 가상 시스템의 결과는 매우 유사한 추이를 보이는 것으로 나타났다. 하지만 실제 시스템의 소모 전력과 온도의 증가비율은 가상 시스템의 소모 전력과 온도의 증가비율과는 다른 경향을 보이는 것을 확인하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2018.10a
• /
• pp.97-100
• /
• 2018

세마포어 처리문제는 프로세스간 메시지를 전송하거나 공유메모리를 통해 특정 데이터를 공유할 때 발생되는 문제로 공유된 자원에 여러 개의 프로세스가 동시에 접근하면 안되며, 단지 한번에 하나의 프로세서만 접근 가능하도록 하여야 한다. 세마포어 기본정책은 호출되는 코어에 생성되며, 다른 코어에서는 IPI를 통해 존재 여부를 확인한다. 동일 코어에서 접근 시 기존방식으로 사용한다. 본 논문에서는 서로 다른 코어 및 운영체제에서 다른 코어에서 접근할 때에는 IPI를 통해 존재 여부를 확인한 후 더미 세마포어 구조체를 생성하여 관련 정보를 유지하고 해당 요청을 처리해 주는 세마포어 인터페이스 기능 설계 방법을 제안한다. 제안하는 세마포어 인터페이스 기능 설계 방안은 멀티 태스킹 기술 구현으로 기존 코어가 가지고 있는 성능상의 문제를 해결해 준다.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.260-261
• /
• 2017

본 논문에서는 결합 인덕터를 이용한 새로운 다단 듀얼 벅 인버터를 제안한다. 제안한 인버터는 기존 다단 듀얼 벅 인버터의 장점인 암단락 방지, MOSFET 이용, 고주파 동작, 스위칭 손실감소 등을 그대로 갖고 있고, 기존과 다른 점은 제한 인덕터들을 출력전류 극성에 따라 결합시켜서 총 2개의 코어로 구성된다. 이로 인해 셀 수가 많이 필요한 대용량 시스템에서 기존 인버터에 비해 제한 인덕터의 셀프 인덕턴스 양을 획기적으로 줄일 수 있고 결과적으로 총 자기소자 부피가 감소하게 된다. 따라서 전체 효율면에서 향상된다. 제안한 인버터의 성능 검증을 위해 2 셀 구조로 된 인버터를 구축하여 실험을 통해 성능을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2017.11a
• /
• pp.117-118
• /
• 2017

다단 듀얼 벅 AC-AC 컨버터는 암단락 사고가 없고 정류 문제가 없으며, MOSFET을 사용하여 효율을 향상시킬 수 있다. 해당 컨버터의 주된 단점은 기존의 다단 AC-AC 컨버터보다 인덕터가 많이 사용되고, 제한 인덕터의 50 % 만 사용한다는 것이다. 이러한 사실은 전력 밀도를 감소시키고 시스템 비용을 증가시킨다. 본 논문은 결합 인덕터를 사용하는 개선 된 컨버터를 제시한다. 제안 된 컨버터에서 각 셀 사이에 연결된 제한 인덕터는 하나의 코어에 결합되어있다. 따라서 전체 인덕턴스, 인덕터 풋프린트 및 자기소자부피 모두 줄일 수 있다. 제안 된 컨버터의 성능을 검증하기 위해 컨버터의 동작 및 실험 결과를 제시하였다.