• 제목/요약/키워드: 동적모드

검색결과 572건 처리시간 0.017초

폭발하중을 받는 콘크리트 구조물의 실험적 거동분석 : (II) 초고강도 콘크리트 및 RPC 슬래브의 실험결과 (Behavior Analysis of Concrete Structure under Blast Loading : (II) Blast Loading Response of Ultra High Strength Concrete and Reactive Powder Concrete Slabs)

  • 이나현;김성배;김장호;조윤구
    • 대한토목학회논문집
    • /
    • 제29권5A호
    • /
    • pp.565-575
    • /
    • 2009
  • 최근, 테러 및 전쟁과 관련된 폭발사고가 빈번히 발생하고 있으며, 특히 도심지에서는 이러한 폭발사고로 인해 인명피해 뿐 아니라 주요 시설물에도 큰 손상이 가해져 제2차, 3차의 피해가 발생하게 된다. 폭발사고에 대하여 인명 및 시설물을 안전하게 보호하기 위해서는 기본적으로 구조물에 가해지는 폭발하중 효과에 대한 이해가 필요하다. 폭발하중은 매우 빠른 시간 내에 콘크리트 구조물에 큰 압력으로 작용하는 하중이므로 변형률 속도와 구조물의 국부적인 손상을 고려하여 동적응답을 평가해야 한다. 일반적으로, 콘크리트는 다른 건설재료에 비해 상대적으로 높은 폭발저항성을 가진 재료이지만, 일반강도 콘크리트는 충격 및 폭발하중에 대하여 충분한 저항성능을 가지지 않는다. 그러므로 방호설계에서는 고에너지 흡수력과 높은 파괴저항성을 지니는 새로운 재료의 개발이 필요하다. 본 논문에서는 최근 활발하게 연구 중인 초고강도 콘크리트(UHSC)와 Reactive Powder Concrete(RPC)에 대한 방폭성능을 평가하고자 한다. UHSC와 RPC는 강도 및 성능향상, 부재의 치수 및 중량 감소, 내진저항성 향상과 같은 장점들로 인해 초고층건물 및 초장대교량에서 사용되어지고 있다. 또한 UHSC와 RPC는 9.11테러와 같은 테러 및 충격하중에 의한 사회주요시설물의 방호설계에 적용할 수 있다. 그러므로 본 연구에서는 폭발하중에 대한 UHSC 및 RPC 구조물의 거동을 파악하기 위하여 $1.0m{\times}1.0m{\times}150mm$의 슬래브 구조물 시편을 제작하여 폭발실험을 수행하였으며, 폭발파의 특성 뿐만 아니라 최대 및 잔류 변위와 철근과 콘크리트 표면에서 변형률을 측정하여 구조물의 거동을 분석하였다. 또한 손상 및 파괴모드를 각 시편별로 측정하였다. 본 실험을 통해 UHSC 및 RPC가 일반강도콘크리트에 비해 폭발저항성이 높은 것으로 분석되었다.

초미세 CMOS 공정에서의 스위칭 및 누설전력 억제 SRAM 설계 (Switching and Leakage-Power Suppressed SRAM for Leakage-Dominant Deep-Submicron CMOS Technologies)

  • 최훈대;민경식
    • 대한전자공학회논문지SD
    • /
    • 제43권3호
    • /
    • pp.21-32
    • /
    • 2006
  • 본 논문에서는 누설전력 소비뿐만 아니라 스위칭 전력 소비를 동시에 줄일 수 있는 새로운 저전력 SRAM 회로를 제안한다. 제안된 저전력 SRAM은 대기모드와 쓰기동작에서는 셀의 소스라인 전압을 $V_{SSH}$로 증가시키고 읽기동작에서만 소스라인 전압을 다시 $V_{SS}$가 되도록 동적으로 조절한다. SRAM 셀의 소스라인 전압을 동적으로 조절하면 reverse body-bias 효과, DIBL 효과, 음의 $V_{GS}$ 효과를 이용하여 셀 어레이의 누설전류를 1/100 까지 감소시킬 수 있다. 또한 누설전류를 억제하기 위해 사용된 소스라인 드라이버를 이용하여 SRAM의 쓰기동작에서 비트라인 전압의 스윙 폭을 $V_{DD}-to-V_{SSH}$로 감소시킴으로써 SRAM의 write power를 대폭 감소시킬 수 있고 쓰기동작 중에 있는 셀들의 누설 전류 소비도 동시에 줄일 수 있다. 이를 위해 새로운 write driver를 사용하여 low-swing 쓰기동작 시 성능 감소를 최소화하였다. 누설전력 소비 감소 기법과 스위칭 전력 소비 감소 기법을 동시에 사용함으로써 제안된 SRAM은 특히 미래의 큰 누설전류가 예상되는 70-nm 이하 급 초미세 공정에서 유용할 것으로 예측된다. 70-nm 공정 파라미터를 이용해서 시뮬레이션한 결과 누설전력 소비의 93%와 스위칭 전력 소비의 43%를 줄일 수 있을 것으로 보인다. 본 논문에서 제안된 저전력 SRAM의 유용성과 신뢰성을 검증하기 위해서 $0.35-{\mu}m$ CMOS 공정에서 32x128 bit SRAM이 제작 및 측정되었다. 측정 결과 기존의 SRAM에 비해 스위칭 전력이 30% 적게 소비됨을 확인하였고 사용된 메탈 차폐 레이어로 인해서 $V_{DD}-to-V_{SSH}$ 전압이 약 1.1V 일 때까지 오류 없이 동작함을 관측하였다. 본 논문의 SRAM 스위칭 전력감소는 I/O의 bit width가 증가하면 더욱 더 중요해질 것으로 예상할 수 있다.