• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.28.1-28.1
• /
• 2011

비휘발성 저항 메모리소자인 ReRAM은 간단한 소자구조와 빠른 동작특성을 나타내며 고집적화에 유리하기 때문에 차세대 메모리소자로써 각광받고 있다. 현재, 이성분계 산화물, 페로브스카이트 산화물, 고체 전해질 물질, 유기재료 등을 응용한 저항메모리소자 응용에 대한 연구가 활발히 진행되고 있다. 그 중 ZnO 박막은 이성분계 산화물로써 조성비가 간단하고, 빠른 동작특성을 나타내며, 높은 저항 변화율을 보이기 때문에 ReRAM에 응용 가능한 재료로써 기대되고 있다. 또한 가시광선 영역에서 광학적으로 투명한 특성을 보이기 때문에 투명소자 응용에도 많은 연구가 진행되고 있다. 본 연구에서는 Metal/Insulator/Metal (Al/ZnO/Al) 구조의 소자를 제작하여 저항 메모리 특성을 평가하였다. Radio frequency (RF) sputter를 이용하여 ZnO 박막을 합성하고 박막의 결정성을 평가하였으며, resistive switching 효과를 관찰하였다. 합성된 박막 내부의 결정성은 메모리 구동 저항에 영향을 주며, 이를 제어하여 신뢰성있는 메모리 효과를 얻을 수 있었다. 특히 박막의 두께를 제어함으로써 구동전압의 변화를 관찰하였으며 소자에 적합한 두께를 평가할 수 있었다. 또한, ZnO 박막 내의 결함에 따른 on/off 저항의 변화를 관찰할 수 있었다. 제작된 저항 메모리소자는 unipolar 특성을 보였으며, 높은 on/off 저항의 차이를 유지하였다. Scanning electron microscope(SEM)을 통해 합성된 박막의 형태를 평가하였고, X-ray diffraction (XRD) 및 transmission electron microscopy (TEM)을 통해 결정성을 평가하였으며, photoluminescence (PL) spectra 분석을 통하여 박막 내부의 결함 정도를 평가하였다. 제작된 소자의 전기적 특성은 HP-4145를 이용하여 측정하고 비교 분석하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.681-684
• /
• 2008

Bluetooth baseband performs FEC (forward error check) at the interface of transmitter and receiver modem. Well-designed FEC means directly the efficiency of retransmission of the data payload therefore design optimization is very important. In this paper, we designed a optimal 1/3, 2/3 type of FEC. 1/3 FEC. which performs 3 times customary repetition was designed for packet header, and 2/3 FEC was designed for data packets with (15, 10) reduced hamming code. The proposed hardware FEC block was described and verified using Verilog HDL and later to be automatically synthesized. The synthesized FEC block operated at 40Mhz normal clock speed of the target baseband microcontroller.

• Proceedings of the KIEE Conference
• /
• 2004.07c
• /
• pp.2017-2019
• /
• 2004

본 논문에서는 S/C-밴드(2${\sim}$8GHz)에서 동작하는 초광대역 주파수 합성기를 설계하였다. 먼저 S-밴드(2-4GHz) 광대역 전압제어발진기를 가지고 획득시간을 단축하기 위한 연산 증폭기를 사용한 DA변환기와 능동루프 필터(Active Loop Filter)로 구성된 S-밴드 주파수 합성기를 설계하였다. 그리고 주파수 체배기, SPDT RF 스위치를 통합하여 최종적으로 S/C-밴드 초광대역 주파수 합성기를 설계하였다. 제작된 주파수 합성기는 200kHz 비교주파수에서 위상잡음은 100kHz 옵셋 주파수에서 -92dBc/Hz이하, 불요주파수 특성은 -62.33dBc 이하, 획득시간은 1.3ms 이하로 측정되었다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.19 no.10
• /
• pp.1872-1879
• /
• 1994

The design and implementation of Ku-Band frequency synthesizer was accomplished by the use of PLL and frquency multiple method. Design procedure and operation characteristics of PLL circuit were analyzed on the basis of control theory to synthesize about 1 GHz frequency which should be stable. By connecting frequency doubler and frequency eighth multiplier to the designed PLL circuit in series, Ku-Band frequency was synthesized. The validity of design method of Ku-Band frequency synthesizer was verified through experimental results.

• Journal of KIISE:Computer Systems and Theory
• /
• v.28 no.4
• /
• pp.196-203
• /
• 2001

본 논문에서는 빠른 시간 내에 설계자의 요구사양을 만족하는 메모리를 자동으로 합성해주는 새로운 멀티포트 메모리 컴파일러를 제안하였다. 제안한 컴파일러의 장점은 하나의 메모리 코어 셀을 규칙적으로 배치, 확장하여 메모리를 합성하고, 동시에 합성된 메모리내의 임계경로만을 추출하여 빠르게 검증할 수 있다는 것이다. 또한, 레이아웃 상에서의 전원선 공유 등의 기법으로 메모리의 성능을 향상시킬 수 있도록 하였다. 본 컴파일러를 사용하여 0.25$\mu\textrm{m}$ CMOS 1-poly, 2-metal 공정에서 최대 8개의 쓰기 포트, 16개의 읽기 포트, 64워드, 256비트 사이의 여러 가지 멀티포트 메모리를 자동 합성하였다. 합성 결과 메모리의 성능 및 면적 면에서 만족할 만한 결과를 얻었으며, 레이아웃 전체에서의 시뮬레이션 시간보다 10배정도 빠른 시간 내에 동작을 정확히 검증하였다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.21 no.11
• /
• pp.1259-1268
• /
• 2010

In this paper, we presented a new LC prototype synthesis method for the multi-band filter. For synthesis a multi-band filter with the required frequency response, we proposed the diagram of poles and zeros, also, we proposed the optimization process for finding the combination of optimized poles and zeros. From the transfer and reflection functions calculated from poles and zeros, we performed the quasi-elliptic LC prototype synthesis of multi-band filter. Using the proposed LC prototype synthesis method of multi-band filter, dual-band filter operating at GSM(880~960 MHz) and ISM(2,400~2,500 MHz) and triple-band filter operating at GSM(880~960 MHz) and ISM(2,400~2,500, 5,725~5,850 MHz) were designed and fabricated.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.27 no.5C
• /
• pp.500-505
• /
• 2002

In this paper, a novel architecture of programmable divider with fifty percent duty cycle output and programmable dividing number has been proposed. Through HSPICE simulation, a 900MHz frequency synthesizer with proposed frequency divider has designed in a standard 0.25$\mu\textrm{m}$ CMOS technology. To verify the operation of proposed frequency divider, a chip had been fabricated using 0.65$\mu\textrm{m}$ 2-poly, 3-metal standard CMOS processing and experimental result shows that the proposed frequency divider works well. The designed voltage controlled oscillator(VCO) has a center frequency of 900MHz, a tuning range of ${\pm}$10%, and a gain of 154MHz/V. The simulated frequency synthesizer performance has a settling time of 1.5${\mu}\textrm{s}$, a frequency range from 820MHz to 1GHz and power consumption of 70mW at 2.5V power supply voltage.

• The KIPS Transactions:PartA
• /
• v.8A no.3
• /
• pp.279-286
• /
• 2001

This paper proposes a low power resource allocation and scheduling algorithm that minimized power consumption such as DSP circuit in high-level synthesis process. In this paper, we have used list-scheduling method for low power design in scheduling step. Also, it increase possibility to reuse input through resource sharing when assign resource. After scheduling, the resources allocation uses the power function in consideration of the result of calculating average hamming distances and switching activity between two input. First, it obtain switching activity about input value after calculate average hamming distances between two operator and find power value make use of bit pattern of the input value. Resource allocation process assign operator to minimize average hamming distance and power dissipation on all occasions which is allocated at each control step according to increase control step. As comparing the existed method, the execution time becomes fast according to number of operator and be most numberous control step. And in case of power that consume, there is decrease effect from 6% to 8% to be small.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.27 no.6C
• /
• pp.619-624
• /
• 2002

In this paper, a novel architecture of programmable divider with fifty percent duty cycle output and programmable dividing number has been proposed. Through HSPICE simulation, a 900MHz frequency synthesizer with proposed (sequency divider has designed in a standard 0.25㎛ CMOS technology To verify the operation of proposed frequency divider, a chip had been fabricated using 0.65㎛ 2-poly, 3-metal standard CMOS processing and experimental result shows that the proposed frequency divider works well. The designed voltage controlled oscillator(VCO) has a center frequency of 900MHz a tuning range of $\pm$10%, and a gain of 154HHz/V. The simulated frequency synthesizer performance has a settling time of 1.5$\mu$s, a frequency range from 820MHz to IGHz and power consumption of 70mW at 2.5V power supply voltage.

• Proceedings of the Acoustical Society of Korea Conference
• /
• autumn
• /
• pp.245-250
• /
• 1999

일반적으로 초음파현미경에서 획득한 초음파 영상은 단일 동작주파수를 사용하여 획득하였으며, 분해능은 동작주파수와 초음파변환기에 의해 결정되는 공간주파수 대역에 의하여 제한되어 졌다. 본 연구에서는 초음파현미경에서 동작주파수를 변화시키면서 획득한 영상들을 합성하여 공간주파수의 축 방향 대역을 확장시킨 개선된 고체 내부의 진폭영상을 얻는 방법에 대하여 연구하였다. 실험에서는 동작주파수가 5MHz이고 비대역폭이 $35\%$인 초음파변환기를 사용하여 초음파현미경 시스템을 구성하였고, 이러한 처리를 위해서는 진폭과 위상영상 데이터가 필요하기 때문에 진폭과 위상을 동시에 획득할 수 있도록 검출기로서 쿼드러춰 검출기를 사용하였다. 시편으로는 알루미늄을 선택하였고, 시료의 표면으로부터 깊이를 다르게 하여 내부에 4개의 원형결함을 제작하였다. 실험결과 단일 주파수를 사용한 경우에는 결함의 형태는 나타났으나, 고체 내부 결함의 깊이와 영상 강도의 변화가 비례하여 나타나지 않는 반면에, 개선된 영상에서는 깊이 변화에 대해서 영상 강도의 변화가 비례하여 출력되었다.