• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.151-151
• /
• 2003

최근 휴대폰용 LCD, 컴퓨터용 TFT LCD, 가정용 PDP 등 평판 디스플레이 산업의 발달에 힘입어 평판 디스플레이 장치의 구동 칩 실장 부품인 TCP(tape carrier package), COF(chip on film) 제조 산업 또한 발전하고 있다. 이들 TCP, COF는 디스플레이 장치의 경박화에 따라 보다 가는 선폭의 회로가 요구되어지는데 이를 위해 회로를 구성하는 기본소재로 얇은 두께의 동박이 사용된다. 회로기판용 동박으로는 압연동박과 전해동박이 함께 사용되어 왔으나 박막의 제조가 어려운 압연동박의 단점과 면에 수직한 주상정 조직이 발달해 있어 일반 압연 동박에 비해 접착력이 뛰어나며 전류밀도 또는 티타늄 음극 드럼 회전 속도를 조절하여 두게 조절이 용이한 전해동박의 장점으로 인해 현재 압연동박의 전해동박으로의 대체가 증가하고 있다. 전해동박의 제조공정은 크게 제박 공정과 후처리 공정으로 나눌 수 있다. 전해동박은 먼저 드럼형태의 티타늄 음극과 불용성 납 양극으로 이루어진 제박기에 고 전류를 가하여 황산구리 용액 중 구리를 티타늄 음극에 석출시킴으로서 구리 원박을 제조한 후 접착력 향상을 위한 노듈 형성, 방식, 방청, 내열성 향상 등을 위한 여러 개의 단위 셀 조합으로 이루어진 후처리 공정을 거쳐 제조된다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.05a
• /
• pp.134-134
• /
• 2012

패키징용 PCB를 비롯한 대부분의 PCB는 동박을 소재로 사용하게 된다. 패키징용 PCB를 중심으로 한 PCB의 협피치화에 대응하기 위해서 전해동박의 저조도화, 박형화에 대한 필요성이 증대되고 있다. 동박의 제조공정은 드럼상에 Cu를 도금하는 공정(EM 공정), 표면에 조도를 부여하고 내열, 방청성 등을 부여하는 공정(TM공정), 절단하는 공정(SM공정)으로 이루어진다. 동박의 저조도화를 위해서는 EM 및 TM공정의 첨가제 개발 및 저조도 도금 공정 개발이 필요하다. 박형화를 위해서는 얇은 두께에서도 핸들링이 가능하도록 동박의 강도를 높이거나 제조공정을 개선하는 연구가 필요하다. 본 발표에서는 이러한 전해동박의 제조공정을 소개하고 협피치화 대응을 비롯한 전해동박의 개발 방향에 대해서 소개하고자 한다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.59-61
• /
• 2015

본고에서는 전해동박의 개발 연혁, 제조 공정 및 주요 적용 사례에 대해 소개한다. 전해동박이 전자 소재에 적용되는 대표적인 사례는 Li 이차전지의 음극 집전체 및 인쇄회로기판의 회로이다. Mobile Device의 슬림화 및 다기능화에 따라 Li 이차전지의 용량 증대 및 인쇄회로기판의 협피치화가 필요하다. 따라서 Li 이차전지의 단위 부피당 용량 증대를 위해서는 음극 집전체로 적용되는 동박은 극박화 및 고강도 특성이 요구되고 있다. 인쇄회로기판의 협피치화에 따라 이들 제품에 적용되고 있는 동박은 두께 및 조도를 저감시키는 방향으로 기술이 전개되고 있다. 본고에서는 전자 소재용으로 적용되고 있는 전해 동박의 최근 제품 및 기술 동향과 향후 제품 전개 방향에 대해 논의하고자 한다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.23-23
• /
• 2003

PCB 회로기판용 전해동박은 드럼형태의 음극 표면에 연속적으로 전기 도금한 후 벗겨내어 권취하는 원박 제조공정과 접착성, 내열성, 내화학성, 방청성을 부여하기 위한 후처리 공정으로 나눈다. 이 후처리 공정 중 동박과 수지와의 접착성을 부여하기 위해 일반적으로 전기도금을 통해 조화(Nodule)처리를 실시하는데, 최근 LCD, PDP 등의 평판 디스플레이 장치의 구동칩이 실장되는 TCP용 동박의 경우 2$\mu\textrm{m}$이하의 낮은 조도(Rz)와 함께 높은 접착강도(Peel Strength)가 요구되고 있다. 그러나, Reel to Reel 형태의 연속도금공정으로 진행되는 조화처리에 있어 일반 비이커 실험결과는 실제 양산공정과의 재현성에 있어서 상당한 제한성이 노출된 바 있다. 이에 본 연구에서는 Reel to Reel 형태의 연속도금공정을 모사 할 수 있는 실험장치를 설계, 제작하여 동박표면의 노듈형성에 있어 주요인자를 정량적으로 분석하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.57-57
• /
• 2015

전해동박(Electrodeposited Copper Foil)은 전기도금 공정으로 제조되는 얇은 구리 포일로서, 주로 TV, PC, 스마트폰 등 전자제품의 인쇄회로기판에서 전기신호를 전달하는 회로소재로 사용이 되며, 최근에는 모바일 IT, 전기자동차, 지능형 로봇, 그린 에너지 산업 등에서 필수적으로 적용되는 소재로 이용이 급증하고 있는 핵심소재이다. FPCB/PCB용 전해동박은 최근 휴대폰, PC와 더불어 전 세계적으로 열풍이 불고 있는 스마트폰, 태블릿 등의 최신 전자 모바일기기의 보급이 가속화됨에 따라 해당 제품들의 다기능화, 고집적화가 진행되고 있으며, 5G 이후의 Mobile 기기를 중심으로 하는 차세대 전자기기의 소재 분야의 선점을 위해서 광폭(600 mm 이상) 제품 제조가 가능한 전해 동박으로 다양한 표면처리의 $18{\sim}2{\mu}m$ 급의 얇은 두께를 갖는 경제성이 확보된 고특성 동박이 필요로 되는 상황이다. 이와 더불어 PCB/FPCB에서 요구하는 동박기술의 소개 및 현재 연구 개발 Trend를 소개하고자 한다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.62-62
• /
• 2015

전해 동박 제조는 원통형의 대형 제박기에서 전주도금 형태로 이루어지며, 생산성을 위해 고속의 유체 흐름속에 고전류밀도를 인하하여 고속 도금을 시행하고 있다. 도금이 된 동박은 코일형태로 말려 제품화되는데 길게는 수 Km의 길이로 감기게 되므로 동박의 두께가 불균일하면 감기는 것에 문제가 있을 뿐 만 아니라 PCB, 전지 집전체 제조시에도 문제를 일으킨다. 그러나 동박 제조는 대형의 음극에 고속 도금이 연속적으로 일어나게 되므로 현장에서 문제를 해결할 수 있는 방법은 거의 없다. 이러한 상황에서 수치해석적 기법으로 도금두께를 미리 예측하고 해석하는 것은 매우 도움이 되는 기법이다. 특히 아직까지 전류밀도 분포의 해석과 함께 유동해석을 커플링하여 도금 현장에 적용한 예는 그리 많지 않다. 본 연구에서는 FEM을 이용하여 제박기에서 발생하는 전류밀도 분포 및 유동을 해석하고자 하였다.

• Korean Journal of Materials Research
• /
• v.9 no.12
• /
• pp.1160-1169
• /
• 1999

In this study, the silane primers were introduced to improve the interface adhesion between copper and epoxy. Especially, the polymer types obtained by solution and emulsifier-free emulsion polymerization of vinyltriethoxysilane and the low molecular weight types of 3-aminopropyltriethoxysilane(3-APTES) and 3-glycidoxypropyltrimethoxysilane(3-GPTMS) were used to improve the adhesion strength between epoxy and copper. Also, the surface of copper was treated by 1,1,1-trichloroethane. According to the results, the interfacial adhesion strength of copper-epoxy increased about 2~5 times with the introduction of silane primer. Also, the optimum treatment time of copper surface was about 10 minutes. Additionally, the adhesion strength as a function of concentration of low molecular weight silane was maximum at about 0.5 vol.% for 3-APTES and about 0.2 vol% for 3-GPTMS.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.06a
• /
• pp.129-129
• /
• 2006

인쇄회로를 제작하기 위하여 기판상에 에칭 레지스트, 도금막, 절연재료, 솔더 마스크 등을 패터닝 하게 되는데, 일반적으로 이러한 유기체 막들은 대부분 액상이나 고형의 필름 형태로 패턴을 형성하게 된다. 형성된 패턴과 동박과의 접착력 향상이 가장 주요한 문제점 중의 하나이다. 상대적으로 편평한 동박면과 유기체 막과의 접착력을 향상시키기 위해 일반적으로 접촉 면적을 증가시키기 위한 표면개질을 하게 된다. 기계적 브러싱이나 스크러빙에 의해서도 기판상의 동박의 surface topography 를 개선하기 위한 노력이 시도 되고 있지만, 본 연구에서는 microetching 방법에 의해서 화학적으로 동박 표면상에 최대한 요철을 많이 형성하여 에칭 레지스트와 동박 간의 접착력을 증대시키기 위한 연구를 수행하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.11a
• /
• pp.158-158
• /
• 2015

전해동박(Electrodeposited Copper Foil)은 전기도금 공정으로 제조되는 얇은 구리 포일로서, 주로 TV, PC, 스마트폰 등 전자제품의 인쇄회로기판에서 전기신호를 전달하는 회로소재로 사용이 되며, 최근에는 모바일 IT, 전기자동차, 지능형 로봇, 그린 에너지 산업 등에서 필수적으로 적용되는 소재로 이용이 급증하고 있는 핵심소재이다. 모바일, Network 고속 통신 기술의 발전에 따라 Data 사용량의 폭증으로 고속/고주파 신호전송이 필요성이 증대되고 있으며 무선 충전 기술의 도입 및 웨어러블 기기의 보급으로 점차 FCCL도 3layer에서 2layer로 점차 그 수요가 바뀌어 가고 있다. 이에 따라 전해동박도 고속/고주파 신호 전송 및 고밀도 특성에 맞추어 저조도, 고밀착력 특성을 요구되는 방향으로 개발 되고 있으며 Line Space 가 기존 $25{\mu}m/25{\mu}m$ 패턴에서 $20{\mu}m/20{\mu}m$ 패턴으로 Fine pitch를 요구함에 따라 전해동박의 박막화, 저조도 고 밀착력 특성이 더 요구되고 있다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2014.11a
• /
• pp.129-129
• /
• 2014

본 연구는 알루미늄 및 구리 캐리어 소재상에 화학 동도금(Chemical Copper)으로 형성된 극박 동박 표면 및 석출막의 특성 평가에 관한 연구이다. 평가에 사용된 극박 동박은 현재 캐리어박 선점률이 높은 M, J, Y사의 제품이다. 최상층 구리 표면에서 조직, 조성, 표면조도를 평가하였고, 단면 평가에서는 copper layer 및 nodule layer, adhesion layer, anti-corrosion layer, release layer, substrate에서의 물성 및 특성을 평가하였다.