• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.28 no.10A
• /
• pp.853-858
• /
• 2003

In the EUROCOM communication system, it defines frame structures as data rate. each frame includes a synchronization bit as frame alignment signal. In my paper proposes a FAS detector for determining state of synchronization as compare received data with FAS pattern, also presents a new detection method for synchronization secession which can decide acquisition state of synchronization with searching a synchronization channel through entire channels in frame.

• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.281-282
• /
• 2016

영구자석 동기전동기의 회전자 위치검출센서를 사용하지 않는 센서리스 제어를 위해서는 모터에 인가되는 전압과 전류를 정확하게 알아야 한다. 일반적으로 영구자석동기전동기 모델기반의 회전자 위치검출 관측기에 사용되는 전압은 전류제어기의 출력인 전압지령 값을 사용한다. 그러나 전압지령 값은 인버터에 사용되는 데드타임의 영향으로 인해 실제 모터에 인가되는 전압과 차이를 갖는다. 특히 고속운전 시 과변조 구간에서의 전압지령 값은 실제 모터에 인가되는 전압과 큰 오차를 갖게 된다. 데드타임에 의한 전압 오차는 회전자 위치검출 오차에 미치는 영향이 비교적 작게 나타나지만, 과변조 구간에서의 전압 오차는 회전자 위치검출 오차를 매우 크게 만들어 센서리스 제어를 불가능하게 만들 수 있다. 본 논문에서는 추가적인 전압검출회로를 사용하여 모터에 인가되는 3상 전압을 검출하여 회전자 위치검출 관측기에 적용함으로써 과변조 구간까지 센서리스 제어 범위를 확장하는 방법을 시뮬레이션을 통하여 타당성을 검증하였다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.8 no.2
• /
• pp.37-46
• /
• 1998

본 논문에서는 스트림 암호 구현 시 하드웨어 설계가 용이한 고속 자기 상관기와 이를 이용한 개선된 키 수열 동기 방식을 제안하였다. 제안 방식은 키 수열 동기시 잡음이 무선 채널에서도 동기를 유지할 수 있는 고속, 고신뢰도 초기 키 수열 동기 방식이며, 기존 방식보다 복잡도를 크게 줄 여서 하드웨어 구현이 용이하도록 하였다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2006.11a
• /
• pp.197-200
• /
• 2006

ATSC DTV시스템에서는 심볼타이밍 동기를 위해서 ATSC규격에 소개되어있는 $77.3{mu}s$ 마다 반복적으로 삽입되어있는 세그먼트 싱크를 이용하는 세그먼트 동기 방법 또는 QAM과 같은 다중레벨을 가지는 신호에 일반적으로 사용되는 가드너(Gardner)방법을 사용한다. 이중 가드너 방법은 매심볼마다 타이밍 에러성분을 추출하므로 다중경로 채널에서 타이밍동기를 추적하면서 유지하는데 유리한 방식이어서 일반적으로 사용한다. 가드너 방법을 이용하는 ATSC DTV시스템에서 가드너 방법에 에러를 검출하기 위해 사용되는 가드너 타이밍 에러 검출기(Timing Error Detector)는 수신단의 파워레벨이 기준 파워레벨에서 크게 벗어날 경우 에러를 검출 할 수 없는 문제점을 가지고 있다. 이를 해결 하기 위해 가드너 타이밍 에러 검출기 블록 앞에 송신파워 레벨과 수신파워 레벨의 비를 이용하여 정상적인 수신 파워 레벨로 수신학 수 있도록 보정하는 블록을 추가하여 전체적인 동기성능을 향상시키는 알고리즘을 제안한다.

• Journal of the Korean Institute of Telematics and Electronics S
• /
• v.36S no.7
• /
• pp.9-15
• /
• 1999

In this paper, we propose a bit synchronizer which is suitable for frequency hopping systems. The proposed bit synchronizer is an ADPLL in which the digital loop filter is combined with an error symbol detecting circuit. Suppressing the tracking process, when hop mute and impulse noises are detected, improves the performance of the digital loop filter and enhances the probability of the frequency hopping system. Simulation results demonstrate an improved performance of the proposed bit synchronizer compared with existing ones.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1010-1011
• /
• 2015

최근 고효율 전력변환을 위해 LLC 공진형 하프브릿지 컨버터의 동기정류기에 대한 연구가 활발히 진행되고 있다. 기존 일반적인 다이오드 정류기를 사용하는 경우 출력전류에 비례하는 전력손실이 커서 대전력용으로 사용하기에는 적합하지 않다. 따라서 스위치를 이용한 동기정류기가 검토되고 있는데 동기정류기의 스위치를 구동시키기 위해서는 스위치를 구동시킬 수 있는 구동용 IC가 이용되고 있다. 동기정류기 구동 IC의 단점으로는 약 50%의 중부하 이하에서는 동작되지 않는 단점이 있어 이를 보완하기 위하여 변압기 1차측 전류를 검출하여 게이트 전압을 만들어 스위치를 구동시키는 회로를 제안하였다. 본 논문의 실험 결과 저전력 지점에서 동기정류기가 구동되었고 따라서 전력변환 효율은 기존의 다이오드 정류기에 비해 우수하며 효율개선효과가 있다는 것을 실험으로 보였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.21 no.7
• /
• pp.1401-1410
• /
• 2017

Cryptographic synchronization which synchronizes internal state of cryptographic algorithm and ciphertext stream between an encryptor and a decryptor affects the quality of secure communication. If there happens a synchronization loss between a transmitter and a receiver in a secure communication, the output of the receiver is unintelligible until resynchronization is made. Especially, in the secure communication on a wireless channel with high BER, synchronization performance can dominate its quality. In this paper, we proposed a novel and noise robust synchronization signal generation method as well as its detection algorithm. We generated a synchronization signal in the form of a masking structure based on the maximal length sequence, and developed a detection algorithm using a correlation property of the maximal length sequence. Experimental results have demonstrated that the proposed synchronization signal outperforms the conventional concatenated type synchronization signal in a noisy environment.

• The Journal of the Acoustical Society of Korea
• /
• v.24 no.8
• /
• pp.462-468
• /
• 2005

In this paper, we present a frame synchronization scheme for high oversampling rate based QPSK receiver system in the underwater acoustic burst transmission. The proposed frame synchronization scheme determines the frame synchronization by comparing a threshold value with the correlation between the received symbol sequence and rotated 16-symbol length CAZAC sequence, which is made by dividing into two 8-symbol length sequences and then concatenating the latter sequence and the former one. If the correlation value is bigger than the threshold value, the frame detector determines that the frame synchronization is achieved at that sample. Also, the approximated performance of designed frame detector is derived and it is well fit the simulated result.

• Proceedings of the KIPE Conference
• /
• 2012.11a
• /
• pp.127-128
• /
• 2012

본 논문에서는 전압 불평형, 단상 전압 새그, 3상 정전 등의 비정상적인 계통에 대해서 적용 가능한 동기좌표 기반의 3상 새그 검출 방법을 제안하고 그 가능성을 비교하였다. 3상 새그 보상기는 계통 정상상태에서는 부하에 전력을 공급하고, 계통 새그나 사고 발생 시 이상상태를 검출하여 싸이리스터를 오프하여 계통과 부하를 분리하고 부하에 안정하고 연속적으로 정격 전압을 공급한다. 새그 보상기의 중요한 조건 중 하나는 얼마나 빨리 계통의 이상상태를 검출하여 중요부하와 계통을 분리시켜주는 것이다. 본 논문에서는 계통 불평형 상태에서 동기좌표계에서 발생하는 2고조파 성분을 빠르게 상쇄시키는 구조적으로 간단한 계통의 이상상태를 검출하는 방법을 제안하였다. 제안한 새그 검출기법의 타당성을 시뮬레이션을 통하여 검증 하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.26 no.6B
• /
• pp.848-855
• /
• 2001

본 논문에서는 GHz 대역의 고속 클럭 신호를 필요로 하는 데이터 통신 시스템 분야에 응용될 수 있는 새로운 구조의 클럭 및 데이터 복원회로를 제안하였다. 제안된 회로는 고속의 데이터 전송시 주로 사용되는 NRZ 형태의 데이터 복원에 적합한 구조로서 NRZ 데이터가 주입될 경우에 위상동기 회로에 발생하는 주요 잡음원인인 high frequency jitter를 방지하기 위한 새로운 위상 검출구조를 갖추고 있어서 보다 안정적인 클럭을 제공할 수 있다. 또 가변적인 지연시간을 갖는 delay cell을 이용한 위상검출기를 제안하여 위상 검출기가 갖는 dead zone 문제를 없애고, 항상 최적의 동작을 수행하여 빠른 동기 시간을 갖도록 하였다. Gbps급 대용량의 데이터를 복원하기 위한 클럭 생성을 목표로 하여 CMOS 0.25$\mu\textrm{m}$ 공정을 사용하여 설계한 후 그 동작을 HSPICE post-layout simulation을 통해 검증하였다.