• 제목/요약/키워드: 데이터 프로세싱

검색결과 199건 처리시간 0.025초

고속의 클러스터 추정을 위한 매니코어 프로세서의 디자인 공간 탐색 (Design Space Exploration of Many-Core Processor for High-Speed Cluster Estimation)

  • 서준상;김철홍;김종면
    • 한국컴퓨터정보학회논문지
    • /
    • 제19권10호
    • /
    • pp.1-12
    • /
    • 2014
  • 본 논문에서는 단일 명령어, 다중 데이터 처리 기반의 매니코어 프로세서를 이용하여 높은 계산량이 요구되는 차감 클러스터링 알고리즘을 병렬 구현하고 성능을 향상시킨다. 또한 차감 클러스터링 알고리즘을 위한 최적의 매니코어 프로서서 구조를 선택하기 위해 다섯 가지의 프로세싱 엘리먼트 (processing element, PE) 구조 (PEs=16, 64, 256, 1,024, 4,096)를 모델링하고, 각 PE구조에 대해 실행시간 및 에너지 효율을 측정한다. 두 가지 의료 영상 및 각 영상의 세 가지 해상도(($128{\times}128$, $256{\times}256$, $512{\times}512$)를 이용하여 모의 실험한 결과, 모든 경우에 대해 PEs=4,096구조에서 최고의 성능 및 에너지 효율을 보였다.

비트 플레인 정합에 의한 움직임 추정기의 VLSI 설계 (VLSI Design for Motion Estimation Based on Bit-plane Matching)

  • 고영기;오형철;고성제
    • 대한전자공학회논문지SP
    • /
    • 제38권5호
    • /
    • pp.509-517
    • /
    • 2001
  • 전역탐색알고리즘(full-search algorithm, FSA)은 탐색영역의 범위가 커짐에 따라 방대한 양의 계산을 필요로 하기 때문에 이에 따른 알고리듬의 처리시간이 커지고, 하드웨어로 구현했을 때 회로가 복잡해진다는 문제점을 안고 있다. 본 논문에서는 이러한 문제점을 개선하기 위한 방안으로 비트플레인 정합에 의한 움직임 추정기의 VLSI 구조를 제안한다. 제안된 움직임 추정기에서는 비트 플레인 정합기준을 이용하여 기존의 전역 탐색 알고리즘을 하나의 이진영상으로 적용함으로써 움직임 추정에 소요되는 연산의 양을 크게 줄이면 서도 전역탐색 알고리듬과 유사한 움직임 추정 성능을 갖도록 하였으며, 제안된 VLSI 구조에서는 두 개의 프로세싱 코어를 채택하여 데이터 흐름을 시스톨릭 (systolic) 어레이의 형태로 제어하여, 시스템 내부의 SRAM을 제거하여 동작 속도 상의 이득뿐만 아니라, 메모리 공정을 필요로 하지 않는 저가의 공정을 사용 가능하게 함으로써 제작상의 비용을 절감할 수 있는 해결책을 제시하였다. 구현된 하드웨어는 VHDL을 이용하여 설계하고, 기능 검증을 수행한 후 0.6-μm three-metal CMOS 공정을 이용하여 8.15 X 10.84㎟의 크기로 집적하였다.

  • PDF

무선 센서 네트워크에서의 분산 컴퓨팅 모델 (Distributed Computing Models for Wireless Sensor Networks)

  • 박총명;이충산;조영태;정인범
    • 정보과학회 논문지
    • /
    • 제41권11호
    • /
    • pp.958-966
    • /
    • 2014
  • 무선 센서 네트워크는 분산처리 환경을 제공해준다. 센서 노드들은 계산 능력, 네트워크 대역폭, 전력 등이 제한된 환경에서 배치되고 스스로 네트워크를 구성하여 수집된 데이터들을 싱크노드로 전송한다. 이런 전형적인 무선 센서 네트워크에서는 네트워크 패킷들 간의 충돌이 발생하며 이로 인해 네트워크 수명이 단축된다. 클러스터링과 네트워크 내부처리는 네트워크 내부의 패킷을 줄여 문제점을 해결한다. 제한된 에너지를 가진 센서 노드가 가능한 오랫동안 동작하게 하는 것이 큰 이슈이기 때문에 많은 연구들이 에너지 절약에 중점을 두고 진행되고 있다. 하지만 본 논문에서는 프로세싱 타임라인에 기반을 둔 협력 처리 모델을 제안한다. 이 모델은 처리의 검증, 총 실행시간의 예측, 무선 센서 네트워크에서 분산 처리에 필요한 최적의 노드 개수의 결정 등을 포함한다. 제안된 모델의 정확성을 실험을 통해 나타내고, 사례 연구로 이 모델이 분산처리 어플리케이션에 사용가능함을 보인다.

원격제어 송수신기의 채널변환 및 모니터링에 대한 알고리즘 (The Algorithm on Channel Converting and Monitoring of the Remote Controlled Transceiver)

  • 조학현;최조천;김기문
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 1999년도 춘계종합학술대회
    • /
    • pp.266-271
    • /
    • 1999
  • 무선국의 통신장비에 할당된 주파수 자원은 한정되어 있으나 통신량의 계속적인 증가에 따라 이것 그러므로 SSB, VHF 둥 기존의 통신장비를 원격제어로 운용하는 무선국에서 간단한 방법으로 채널의 변환, PTT제어, 송신주파수 및 출력을 모니터할 수 있는 시스템을 구현하고자 한다. 송수신기와 단말기 사이의 제어신호 교환은 음성신호가 전달되는 2선의 트위스트 실선 또는 전화회선을 공유하며, ASK에 의한 채널의 up/down과 PTT의 제어, 양측에 MCS-51계열의 프로쎄서를 사용하여 FSK에 의한 시리얼통신으로 송신제원을 모니터할 수 있는 H/W의 설계 그리고 단신방식의 통신운용에 따른 순차적인 통신시퀸스와 프로토콜 및 데이터전송에 대한 알고리즘을 연구하였다. 통신시퀸스의 S/W 는 멀티-프로세싱 기법을 활용하여 마스터 프로쎄서에 의한 다수의 단말기 프로쎄서에서 특정의 송수신기에 접속을 요구하는 회선접속시스템으로 연계될 수 있도록 하였다.

  • PDF

제한적 문맥 인식과 다중 스트림을 기반으로 한 숫자 정정 OCR 모델의 설계 및 구현 (Design and Implementation of OCR Correction Model for Numeric Digits based on a Context Sensitive and Multiple Streams)

  • 신현경
    • 정보처리학회논문지D
    • /
    • 제18D권1호
    • /
    • pp.67-80
    • /
    • 2011
  • 재무 데이터 관리를 위한 자동화된 비지니스 서류 영상 처리 시스템에서 숫자 정보 검색 중 발생한 오류는 심각하여 그 시스템의 가용성 및 성능을 결정한다. 그 동안 자동 맞춤법 교정에 관한 방법론들이 개발되어 정보 검색 시스템 개발에 중요한 역할을 해왔으나 이러한 맞춤법 교정은 알파벳 등 기계학습이 가능하고 사전 형태로 보관이 가능한 기호에 한정되어왔다. 반면에 순수한 마코프 수열에 불과한 숫자들의 순열들은 맞춤법 교정을 위하여 사전적 형태로 보관하여 활용하는 것이 불가능 하다. 본 논문에서는 확률론적 정보 검색 알고리즘의 토대위에 제한적 문맥 인식과 복수의 스트림을 적용한 새로운 형태의 숫자 정정 OCR 모델을 제안하였다. 본 논문에서 제안된 숫자 정정 모델은 기존의 송장 문서 처리 시스템에 구현하였으며 제안된 숫자 정정 모델의 효과를 확인하기 위해 비교 테스트를 실행하였고 테스트 결과 상당한 성능이 개선되었음을 보여 주었다.

Yices와 모델 정보를 이용한 Simulink/Stateflow 모델의 테스트 케이스 생성 기법 (Test Case Generation For Simulink/Stateflow Model Using Yices and Model Information)

  • 박한곤;정기현;최경희
    • 정보처리학회논문지:소프트웨어 및 데이터공학
    • /
    • 제6권6호
    • /
    • pp.293-302
    • /
    • 2017
  • 본 논문에서는 SMT (Satisfiability Modulo Theories) Solver인 Yices와 Simulink/Stateflow (SL/SF)의 모델 정보를 이용한 SL/SF 모델의 테스트 케이스 생성 기법을 제안한다. SL/SF 모델로부터 테스트 케이스 생성 시 발생하는 가장 어려운 점은 도달 가능성 문제를 해결하는 것이다. 제안하는 방법에서는 Yices와 모델 정보로부터 만들어진 테이블로 도달 가능성 문제를 해결한다. 제안하는 방법에서는 SL/SF 모델을 Yices의 입력 언어로 변환한 SMT 모델을 사용하여 테스트 케이스를 생성한다. SL/SF 모델로부터 생성된 정보들은 제안하는 테스트 케이스 생성 알고리즘의 Backward 프로세싱에 사용되어 테스트 케이스 생성 효율을 증가시킨다. 제안된 테스트 케이스 생성 기법은 상용 냉장고 제어시스템 모델과 자동차의 ECU (Electrical Control Unit) 모델을 이용하여 성능을 평가한다.

비전 이미지 프로세싱을 이용한 외관검사가 가능한 기계시스템 및 비전 알고리즘 개발 (Development of the Mechenical System and Vision Algorithm for the External Appearance Test Using Vision Image Processing)

  • 김영춘;김영만;김성길;김홍배;조문택
    • 한국산학기술학회논문지
    • /
    • 제17권2호
    • /
    • pp.202-208
    • /
    • 2016
  • 본 논문에서는 저가의 카메라를 활용하여 육안 검사로 해왔던 c-tray와 관련된 불량을 비전 이미지 기술을 활용하여 자동으로 검사하였으며, 4대 검사항목인 트레이내 디바이스 겹침, 트레이 휨, 트레이 적재수량, 트레이내 디바이스 포켓 이탈 등 불량유형을 define 및 검출하는 알고리즘을 개발하였다. 따라서, 개발한 헨들링 시스템으로 인해 c-tray의 스택이나 기타 포장 공정에서의 수량 확인 공정 등에 확대 적용이 가능하였다. 그리고 제어를 활용한 비전 이미지를 처리하고 사용자 gui를 처리하는 제어프로그램과 스캔 속도에 맞춰 최적의 검사 이미지를 확보할 수 있는 기계 작동제어 프로그램을 개발하여 비전 데이터 처리와 이미지 획득이 가능한 기계 시스템을 설계하였다.

초음파 영상선호의 크기 변화에 따른 최적의 매니코어 프로세서 구조 (Optimal Many-core Processor Architecture for Different Ultrasonic Image Resolutions)

  • 강성모;김종면
    • 융합신호처리학회논문지
    • /
    • 제13권1호
    • /
    • pp.50-55
    • /
    • 2012
  • 본 논문은 휴대용 초음파 진단기기에서 초음파 영상 크기 변화에 따라 요구되어지는 저전력 및 고성능을 만족시키기 위한 최적의 매니코어 프로세서 구조를 제안한다. 이를 위해 본 논문에서는 매니코어 프로세서 코어의 구조를 데이터의 크기에 따라 최대 일곱 가지의 프로세싱 엘리먼트(Processing Element, PE) 모델에서 성능 변화 및 전력 소모를 측정하였다. 모의실험 결과, 에너지 효율은 $256{\times}256$, $320{\times}240$, $800{\times}480$ 해상도를 갖는 영상에서 PE 수가 각각 1,024개, 64개, 256개 일 때 가장 높았다. 또한 $256{\times}256$$800{\times}480$ 해상도의 영상에서는 PE 수가 256개, $320{\times}240$ 해상도의 영상에서는 64개에서 가장 높은 면적 효율을 보였다.

프로세서 구조에 따른 DCT 알고리즘의 구현 성능 비교 (Performance Comparison of DCT Algorithm Implementations Based on Hardware Architecture)

  • 이재성;박영철;윤대희
    • 한국통신학회논문지
    • /
    • 제31권6C호
    • /
    • pp.637-644
    • /
    • 2006
  • 본 논문에서는 MPEG 오디오 부호화 과정 중 서브밴드 필터뱅크를 구현하기 위해 사용되는 DCT(Discrete Cosine Transform) 과정에 대해 구현 시스템의 구조에 따른 DCT 알고리즘의 구현 결과와 성능 차이를 분석한다. 고속 DCT 알고리즘은 코사인 계수의 내적을 통해 구하는 직접 구현 방법보다 연산량이 현저하게 적은 것으로 알려져 있지만, 피연산자의 어드레스가 불규칙적이고 출력 데이터를 재정렬하는 과정이 필요하기 때문에 규칙성이 결여되며, 재정렬만을 위한 추가적인 연산이 필요한 경우도 있다. 따라서 DSP와 같이 반복적인 연산을 고속으로 수행하기 위해 최적화된 구조의 하드웨어에서는 알고리즘의 규칙성이 높은 직접 구현 방법에 비해 고속 알고리즘이 불리한 측면이 있으며, 더욱이 유효 자리수를 제한하는 경우, 직접 구현 방법에 비해 더 많은 프로세싱 단계를 거쳐야 하므로 누적 오차가 커진다. 본 논문에서는 알고리즘의 규칙성과 각 프로세서의 연산 방법간의 관계와 유효 자리수에 따른 누적 오차를 분석하고 프로세서의 구조에 따른 고속 알고리즘의 선택 기준을 제시하였다.

전기철도 전차선로의 광학기반 형상 검측 하드웨어 구현 (Implementation of Optical-based Measuring Instrument for Overhead Contact Wire in Railway)

  • 박영;조용현;박현준;권삼영
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
    • /
    • pp.518-518
    • /
    • 2008
  • 현재 전차선 높이 및 편위 측정을 위한 측정시스템은 원천기술 자체를 독일, 일본, 프랑스, 이탈리아에서 제품개발 이전에 기술 특허를 출원하여 선점이 되어있어 국내 전차선에 적합하고 정밀도가 높은 기술 개발과 더불어 측정을 위한 원천기술의 자체개발이 필요하다. [1, 2] 따라서, 독자적이고 독립적인 원천기술을 개발하고 객관적 검증을 위해 기초시험과 이미지프로세싱 기법을 이용한 선형화로 원천, 측정기술 확보와 동시에 실질적 기술 검증이 필요하다. 이를 위해 Line Scan Camera 및 시스템 구성 후 시험을 위해 카메라고정과 모의시험을 위해 지그를 제작하였으며 측정된 데이터를 저장하고 Line Scan Camera를 동작하기 위한 프로그램을 개발하여 이를 구현하고자 하였다.

  • PDF